那么Analog如何才能走到Digital？

一、ADC幾個步驟

1、采樣和保持

如果把模擬信號比作無限采樣點的數(shù)字信號，那么我們就需要采取其中一些有限點才能進(jìn)行真正的數(shù)字化傳輸。采多少點？怎么采？

奈奎斯特(Nyquist)采樣定理：

簡單來說就是采樣頻率必須大于信號頻率的2倍，fs≥2fn。這樣才能重新恢復(fù)信號。如果不，會因為頻譜混疊而無法復(fù)原，具體原因自行查找公式推導(dǎo)及分析。如下圖頻譜

保持的意思簡單理解就是讓采樣后的數(shù)值保存到下一步轉(zhuǎn)換。

2、量化和編碼

所謂的量化是把采樣后的N多個點數(shù)值按照一定標(biāo)準(zhǔn)和步驟轉(zhuǎn)化為數(shù)字式的0和1，這個過程根據(jù)方式的不同可以分為很多種ADC類型，因此具有不同的性能特性，見下文。

二、ADC的幾種架構(gòu)

1、積分型ADC

顧名思義，積分ADC的基本原理就是利用運放對輸入信號和參考信號進(jìn)行積分輸出，這里參考信號一般與輸入信號極性相反，這樣輸出電壓就會有上升時間和下降時間，根據(jù)計數(shù)器來統(tǒng)計時間，最后按照函數(shù)關(guān)系得到采樣信號的值。

特征簡介：

A：積分時間決定轉(zhuǎn)換精度，因此犧牲轉(zhuǎn)換速度可以提升精度，在早期的一些儀表轉(zhuǎn)換精度要求不高的場合應(yīng)用，后來的ADC很少采用這種架構(gòu)了。

B：抗噪聲能力強。對于零點正負(fù)的白噪聲，積分時可以消除。

2、逐次比較型SAR

顧名思義是利用比較的方式來轉(zhuǎn)換輸出數(shù)字量，這個用來比較的值由DAC產(chǎn)生，如下圖：初始化DAC的輸出由寄存器設(shè)置為1/2Vref，然后由比較器判斷大小來決定輸出1或0，進(jìn)而進(jìn)行下一步再次設(shè)置寄存器輸出DAC，如此循環(huán)到最后一次LSB。依次輸出的0和1即為轉(zhuǎn)換后的數(shù)字量。算法核心就是二分法搜索，類似于猜數(shù)字值的游戲。

特征簡介：

A：100K到1M的中等速度，12到16位的中等精度，綜合性能較好，因此是目前應(yīng)用最多的ADC架構(gòu)之一。

B：精度主要決定于DAC的轉(zhuǎn)換精度，因此DAC需要校準(zhǔn)，比較器也需要滿足高速和能夠匹配系統(tǒng)的較高精度。

C：功耗可調(diào)，由轉(zhuǎn)換速度決定，因此也限制了高速應(yīng)用。

D：總之SAR型ADC的內(nèi)部各組成模塊需要組合設(shè)計性能匹配最優(yōu)。

3、Pipeline流水線型ADC

基本原理如圖，利用多個比較器進(jìn)行并行處理，很明顯，高速!

特征簡介：

A：很明顯夠快，比較器并行處理。

B：功耗大，面積大，自然是因為比較器多。

C：分辨率不夠，也是因為功耗大，多數(shù)小于16位。

D：轉(zhuǎn)換周期需要不斷校準(zhǔn)以保證一定精度。

兩種ADC架構(gòu)的比較：

4、Σ-Δ型ADC

Sigma-Delta 型ADC也是目前應(yīng)用相當(dāng)多的一種ADC架構(gòu)，尤其是在高位數(shù)分辨率的ADC設(shè)計上，這種調(diào)制型的ADC轉(zhuǎn)換設(shè)計盡可能采用數(shù)字電路來處理并結(jié)合算法實現(xiàn)更好的性能。核心技術(shù)點：過采樣和噪聲整形。

Sigma-Delta調(diào)制過采樣：

如圖，sigma-delta的意思是差分求和，我們來顧名思義一下這個過程：

假設(shè)第一個積分運放輸出1，則到后面Q輸出也為1，第二個運放輸出則為+V。

+V反饋到第一個運放輸入，驅(qū)動積分器向反方向輸出，待采集信號Vi也會驅(qū)動積分器輸出，綜合而言如果積分器輸出為0，第二個比較器反饋回來的就是-V，以驅(qū)動積分器向輸出。這個環(huán)路最后的目的是實現(xiàn)運放的基本特性：反相端應(yīng)該為0！

這樣整個輸出的1的個數(shù)比例對應(yīng)的電壓值其實就是待測信號的電壓值！能否理解？就是通過對誤差的不斷累積求和得到對應(yīng)值！Q會輸出一串01值即完成。

過采樣：

上述過程中的觸發(fā)器時鐘非?？欤h(yuǎn)大于奈奎斯特采樣要求，這樣可以將量化噪聲推到更高頻段內(nèi)。量化噪聲：數(shù)字量化的最小單位存在的誤差被稱為量化噪聲，即1LSB和2LSB之間的誤差值。

噪聲整形：

前一步得到的高速01數(shù)字流可以通過數(shù)字方式進(jìn)行處理得到最后的輸出結(jié)果。因為在過采樣過程中是以速度換取精度的方式來操作的，高速但是噪聲大，在噪聲整形過程中通過數(shù)字濾波器和抽取電路把噪聲消除并降低最終的信號輸出速率，實現(xiàn)高精度的數(shù)據(jù)轉(zhuǎn)換結(jié)果！

如下圖總結(jié)：

幾種ADC架構(gòu)的簡單比較：

三、ADC的參數(shù)

1、分辨率

就是最小能夠分辨的模擬電壓值，例如12位ADC，Vref為3.3V最小分辨率即：Vref/2的12次方=0.8mv。

2、轉(zhuǎn)換速度

即每秒轉(zhuǎn)換的數(shù)字量，例如100kSPS，也常表示為每個數(shù)字量的轉(zhuǎn)換時間如15us

3、輸出接口

有串行或者并行接口

4、工作電壓，基準(zhǔn)電壓（內(nèi)部或者外部基準(zhǔn)），封裝。

、 5、DNL 微分非線性誤差

6、INL積分非線性誤差

這兩種誤差具有一定隨機性，因此ADC會出現(xiàn)誤碼。

7、幾種重要的交流參數(shù)

四、ADC的應(yīng)用

本來想以我非常粗淺的經(jīng)驗簡單說說ADC應(yīng)用設(shè)計要點，可是還是無法寫出，也許你不喜歡工程師給別人說看情況，但是工作后我越來越發(fā)現(xiàn)確實如此，你無法詳盡某一項應(yīng)用設(shè)計的所有點，不同特性配合不同應(yīng)用的組合在不同運行環(huán)境下也是千差萬別。你最好的方式就是掌握一定的基礎(chǔ)再加以充分的思考驗證。

就ADC而言，設(shè)計自然從選型開始，什么樣的待測信號，什么樣的速率要求，精度要求等，這些就可以依據(jù)前面的知識予以選型指導(dǎo)。這個過程可以避免盲目設(shè)計，浪費性能和成本。ADC的精度自然是相對參考電壓而言的，那么基準(zhǔn)電壓就要穩(wěn)，電源要穩(wěn)，作為時鐘的晶振要穩(wěn)，PCB設(shè)計中地要處理好，高速信號要匹配好，干擾要隔離開，還有軟件上的N多配置選擇要恰當(dāng)，等等等，見識淺薄，尚不能略窺一二。

五、小結(jié)

ADC作為信號處理過程中最重要的環(huán)節(jié)之一，是模擬和數(shù)字之間的橋梁，目前的信號處理朝著更高檢測精度，更快轉(zhuǎn)換速率發(fā)展，在音視頻接口，微弱信號檢測等領(lǐng)域應(yīng)用深入，而此類芯片的國產(chǎn)化還遠(yuǎn)遠(yuǎn)滯后，不過前途可期。而對于硬件開發(fā)中的應(yīng)用而言，知其然并知其所以然對于應(yīng)用的把握水平會有更好的提升，假以時日或許最后可達(dá)到武學(xué)中的手中無劍，心中無劍，俯拾殘枝即為利刃的境界吧。