產(chǎn)品簡述

MS5046T/MS5047T/MS5048T/MS5048N 是適合高精

度、低成本測量應(yīng)用的 16bit 模數(shù)轉(zhuǎn)換器。其內(nèi)部集成低

噪聲可編程增益放大器、高精度 Δ-Σ 模數(shù)轉(zhuǎn)換器和內(nèi)部振

蕩器。MS5047T、MS5048T、MS5048N 內(nèi)部還集成低溫

漂基準(zhǔn)和兩路匹配的可編程電流源。MS5048T/MS5048N

支持四路差分輸入，MS5047T 支持兩路差分輸入，

MS5046T 支持單路差分輸入。此外，MS504XT 系列芯片

還集成傳感器檢測 Burnout 電流源和偏置電壓產(chǎn)生器。

MS5046T采用TSSOP16 封裝，MS5047T 采用 TSSOP20

封裝，MS5048T 采用 TSSOP28 封裝，MS5048N 采用

QFN32 封裝。

主要特點(diǎn)

?可編程轉(zhuǎn)換速率：最高 2kSPS

?集成輸入多路選擇器

?可編程增益：1 到 128

?集成雙路匹配可編程電流源

?集成低溫漂 2.048V 電壓基準(zhǔn)

?集成內(nèi)部溫度傳感器

?集成電源檢測電路和 VREF 檢測電路

?集成自校準(zhǔn)和系統(tǒng)校準(zhǔn)

?兼容 SPI 接口

?集成 50Hz/60Hz 限波濾波@20SPS

?模擬電源電壓：

單電源：2.7V 到 5.25V

雙電源：±2.5V

?工作溫度范圍：-40°C ? 125°C

應(yīng)用

?應(yīng)力檢測

?溫度檢測

?流量計(jì)

?工業(yè)過程控制和儀器儀表

產(chǎn)品規(guī)格分類

內(nèi)部框圖

管腳圖

管腳說明

如有需求請聯(lián)系——三亞微科技 王子文（16620966594）

極限參數(shù)

芯片使用中，任何超過極限參數(shù)的應(yīng)用方式會對器件造成永久的損壞，芯片長時(shí)間處于極限工作

狀態(tài)可能會影響器件的可靠性。極限參數(shù)只是由一系列極端測試得出，并不代表芯片可以正常工作在

此極限條件下。

推薦工作條件

電氣參數(shù)

VAVDD=5V；VDVDD=3.3V；VAVSS=0V；外部VREF=2.048V；fCLK=4.096MHz。

除非另外標(biāo)注，參數(shù)為全溫度范圍。

如有需求請聯(lián)系——三亞微科技 王子文（16620966594）

時(shí)序參數(shù)

VDVDD=2.7V 到 5.25V，DGND=0V，輸入邏輯 1=DVDD，輸入邏輯 0=GND。

除非另外標(biāo)注，參數(shù)為全溫度范圍。

開關(guān)參數(shù)

VDVDD=2.7V 到 5.25V，DGND=0V，輸入邏輯 1=DVDD，輸入邏輯 0=GND。

除非另外標(biāo)注，參數(shù)為全溫度范圍。

輸出噪聲和分辨率（外部參考電壓）

下表給出一些增益和轉(zhuǎn)換速率設(shè)置下的 MS5048T 的輸出均方根噪聲。所提供的數(shù)據(jù)是針對雙極性

輸入范圍以及采用 2.5V 外部基準(zhǔn)電壓源而言。這些數(shù)值是差分輸入電壓為 0V 時(shí)的典型值。注意 ，有

效分辨率 是利用均方根噪聲計(jì)算得出的。這些數(shù)值為典型值，四舍五入到最接近的 LSB。

功能描述

概述

MS5046T/MS5047T/MS5048T/MS5048N 是高集成度的 16bit 模數(shù)轉(zhuǎn)換器，集成了低噪聲、高輸入阻

抗可變增益放大器、輸入多路選擇器、低溫漂基準(zhǔn)、∑-Δ ADC、內(nèi)部振蕩器和 SPI 接口。

模擬輸入通道

模數(shù)轉(zhuǎn)換器的輸入通過片上多路選擇器和 PGA 輸入到內(nèi)部調(diào)制器。MS5046T 有一對差分輸入端口；

MS5047T 可通過寄存區(qū) MUX0，配置成兩路差分輸入；MS5048T/MS5048N 可通過寄存區(qū) MUX0 配置成

4 路差分輸入。此外，輸入端口可以配置連接到內(nèi)部激勵(lì)電路產(chǎn)生器或偏置電壓產(chǎn)生器。通過輸入多

路選擇器也可檢測溫度、AVDD、DVDD 和外部基準(zhǔn)信號。輸入端口也可配置成通用 GPIO 端口。

低噪聲 PGA

MS5046T/MS5047T/MS5048T/MS5048N 內(nèi)部集成一個(gè)低漂移、低噪聲、高輸入阻抗的可編程放大

器。通過寄存器 SYS0，增益設(shè)置成 1、2、4、8、16、32、64、128。PGA 由兩個(gè)斬波穩(wěn)定放大器和電

阻反饋組成，PGA 的輸入通過一個(gè)防電磁干擾濾波器，示意圖如下：

時(shí)鐘源

MS5046T/MS5047T/MS5048T/MS5048N 可使用外部時(shí)鐘或內(nèi)部時(shí)鐘。在上電或復(fù)位前，把 CLK 腳接

GND，可激活內(nèi)部時(shí)鐘。CLK 腳在任何時(shí)候接外部時(shí)鐘源，都會關(guān)閉內(nèi)部時(shí)鐘，此時(shí)器件會一直工作在

外部時(shí)鐘模式，此種情況下，只有重新上電或復(fù)位，器件才會更改時(shí)鐘工作模式。

調(diào)制器

芯片內(nèi)部集成了 3 階調(diào)制器，輸出 PCM 碼流到數(shù)字濾波器，調(diào)制器的時(shí)鐘速率設(shè)置如下：

數(shù)字濾波器

芯片內(nèi)部集成一個(gè)可編程的 FIR 數(shù)字濾波器，下表顯示在 4.096MHz 外部時(shí)鐘下的濾波特性。

內(nèi)部參考電壓

芯片內(nèi)部集成了一個(gè) 2.048V 低溫漂電壓基準(zhǔn)，電壓基準(zhǔn)輸出 VREFOUT 和 VREFCOM 端需接

2.2μF~47μF 電容，較大電容噪聲濾波效果較好，但是基準(zhǔn)啟動(dòng)時(shí)間也較大。出于穩(wěn)定性考慮，

VREFCOM 需要有小于 10Ω 的 AC 通路到 AVSS。下圖列出基準(zhǔn)啟動(dòng)時(shí)間和外圍電容關(guān)系。

激勵(lì)電流輸出

對于 RTD 應(yīng)用，MS5047T、MS5048T、MS5048N 內(nèi)部集成了兩路匹配的激勵(lì)電流源(IDACs)。對于三

線 RTD 應(yīng)用，匹配電流源可以消除線電阻誤差影響，輸出電流源可以配置為 50μA、100μA、250μA、

500μA、750μA、1000μA、1500μA。

傳感器檢測

通過內(nèi)部寄存器可以配置 Burnout 電流（0.5μA、2μA、10μA）來檢測外接傳感器的失效，當(dāng)傳感

器處于斷路狀態(tài)，內(nèi)部 Burnout 電流源把正輸入端拉到 AVDD，負(fù)輸入端拉到 AVSS，導(dǎo)致滿幅轉(zhuǎn)換輸

出，這樣會指示傳感器過載或沒有參考電壓，而接近 0V 的轉(zhuǎn)換輸出指示可能是傳感器短路。

偏置電壓產(chǎn)生器

對于無偏置的熱電偶應(yīng)用，芯片內(nèi)部集成了偏置電壓產(chǎn)生器，電壓為模擬電源電壓的中間電平。

對于不同電容的傳感器，偏置電壓建立時(shí)間不同，如下表所示。當(dāng)偏置電壓應(yīng)用于多個(gè)通道時(shí)，可導(dǎo)

致應(yīng)用的通道內(nèi)部短路，所以必須限制流過器件的電流。

數(shù)字通用 IO

通過寄存器可以控制模擬輸入復(fù)用端口的屬性，可配置成模擬輸入或 GPIO，寄存器 IOCFG 控制是

否作為數(shù)字 IO，寄存器 IODIR 控制數(shù)字端口的輸入輸出特性，IODAT 控制數(shù)字輸入輸出的具體數(shù)據(jù)類

型。

電源電壓檢測

芯片內(nèi)部集成檢測數(shù)字和模擬電源電壓，檢測結(jié)果是 1/4 的電源電壓。

外部參考電壓檢測

芯片內(nèi)部集成外部參考電壓檢測功能，檢測結(jié)果是 1/4 的實(shí)際外部參考電壓。檢測外部參考電壓

時(shí)，必須使能內(nèi)部集成基準(zhǔn)電壓。

環(huán)境溫度檢測

芯片內(nèi)部集成環(huán)境溫度檢測功能，當(dāng)打開溫度檢測功能時(shí)，兩個(gè)二極管的陽極連到模擬輸入，在

室溫下，二極管輸入差壓為 110mV，溫漂為 375μV/°C。

上電

芯片上電過程中，內(nèi)部上電復(fù)位電路產(chǎn)生一個(gè)復(fù)位脈沖，可復(fù)位全部數(shù)字電路，復(fù)位時(shí)間為 2 16個(gè)

系統(tǒng)時(shí)鐘周期。復(fù)位過程中 SPI 接口不能操作。建議上電后執(zhí)行一次復(fù)位操作。

復(fù)位

當(dāng)RESET 腳變低時(shí)，觸發(fā)芯片內(nèi)部復(fù)位，所有寄存器復(fù)位到默認(rèn)值。當(dāng)系統(tǒng)時(shí)鐘為 4.096MHz，

RESET 腳上升沿到來后，芯片會在 2ms 后退出復(fù)位狀態(tài)。芯片復(fù)位也可通過設(shè)置 RESET 指令執(zhí)行。

掉電

芯片使用 SLEEP 指令或把 START 置低，進(jìn)入掉電模式。

轉(zhuǎn)換控制

芯片通過 START 的上升沿，可精確控制轉(zhuǎn)換周期的開始，轉(zhuǎn)換完成后芯片內(nèi)部 DRDY 置低。當(dāng)寄存器 IDAC0 中

DRDY MODE 位值 1 時(shí)，輸出 DOUT/ DRDY 在轉(zhuǎn)換完成后置低。轉(zhuǎn)換完成后且START 為低電平，芯片自動(dòng)進(jìn)入

掉電模式，當(dāng)下一個(gè) START 上升沿到來后，內(nèi)部模擬電路需要 32 個(gè)fmod時(shí)鐘周期的建立時(shí)間。

當(dāng) START 為高電平時(shí)，芯片會連續(xù)轉(zhuǎn)換。

芯片轉(zhuǎn)換也可通過 SPI 指令來執(zhí)行，使用 WAKEUP 指令可喚醒一次轉(zhuǎn)換過程，當(dāng)使用指令控制時(shí)，

START 必須置高。另外。發(fā)送 SYNC 指令，可立刻開始一個(gè)新的轉(zhuǎn)換過程。對寄存器 MUX0、VBIAS、

MUX1 和 SYS0 任意一個(gè)寄存器寫操作，都會復(fù)位數(shù)字濾波器，相應(yīng)的也會重新啟動(dòng)一次轉(zhuǎn)換。

單周期建立

對于所有的增益和轉(zhuǎn)換率設(shè)置，MS5046T/MS5047T/MS5048T/MS5048N 可以完成單周期建立。在

轉(zhuǎn)換率為 2kSPS 時(shí)，改變配置寄存器需要使用 WREG 指令，SCLK 時(shí)鐘周期不能超過 520ns，相鄰兩個(gè)寄

存器字節(jié)不能超過 4.2μs，另外，當(dāng)開始對四個(gè)地址寄存器進(jìn)行多個(gè)寫操作后，需等待至少 64 個(gè)系統(tǒng)

時(shí)鐘周期，才能做其他寫指令。

數(shù)字濾波器復(fù)位操作

當(dāng)芯片執(zhí)行下列操作時(shí)，會復(fù)位數(shù)字濾波器：發(fā)送 RESET 指令、對 MUX0、VBIAS、MUX1、SYS0 四

個(gè)寄存器進(jìn)行寫操作、發(fā)送 SYNC 指令和 START 腳出現(xiàn)上升沿。

校準(zhǔn)

轉(zhuǎn)換結(jié)果輸出前要進(jìn)行失調(diào)校準(zhǔn)和增益校準(zhǔn)，ADC 轉(zhuǎn)換結(jié)果首先減去零點(diǎn)校準(zhǔn)值（存在 OFC 寄存

器），后乘以增益校準(zhǔn)系數(shù)。

校準(zhǔn)指令

芯片提供三種校準(zhǔn)指令：系統(tǒng)增益校準(zhǔn)、系統(tǒng)失調(diào)校準(zhǔn)和失調(diào)自校準(zhǔn)。

系統(tǒng)失調(diào)和自失調(diào)校準(zhǔn)

系統(tǒng)失調(diào)校準(zhǔn)可以校準(zhǔn)芯片內(nèi)部和外部的失調(diào)誤差，系統(tǒng)失調(diào)校準(zhǔn)可以通過發(fā)送 SYSOCAL 指令來

觸發(fā)。失調(diào)自校準(zhǔn)可以通過發(fā)送 SELFOCAL 指令來觸發(fā)，在失調(diào)自校準(zhǔn)期間，配置的輸入通道和外部電

路斷開，在芯片內(nèi)部短接到電源電壓的中間值，轉(zhuǎn)換完成后更新 OFC 寄存器。

系統(tǒng)增益校準(zhǔn)

系統(tǒng)增益校準(zhǔn)信號通路上的增益誤差，可通過發(fā)送 SYSGCAL 指令來激活。

校準(zhǔn)時(shí)間

校準(zhǔn)激活后，芯片會進(jìn)行 16 次相應(yīng)的轉(zhuǎn)換，并把轉(zhuǎn)換結(jié)果求平均后計(jì)算校準(zhǔn)值，這可以提高校準(zhǔn)

精度。校準(zhǔn)所需時(shí)間如下：

如有需求請聯(lián)系——三亞微科技 王子文（16620966594）

SPI 復(fù)位

可通過將 CS 引腳拉高，僅復(fù)位串行接口而不復(fù)位寄存器和數(shù)字濾波器。將 RESET 引腳置低，可復(fù)

位串行接口以及所有數(shù)字功能模塊，并開啟一次新的轉(zhuǎn)換。

當(dāng) CS 一直保持低電平時(shí)，必須以完整的 8 位作為一個(gè)字節(jié)寫入寄存器，否則會導(dǎo)致 SPI 通信異常，

芯片將無法識別指令。若 SPI 空閑時(shí)間超過 64 個(gè)轉(zhuǎn)換周期，將會重置接口。

掉電模式下的 SPI 通信

當(dāng) START 引腳為低或者芯片處于掉電模式，只能發(fā)送 RDATA、RDATAC、SDTAC、WAKEUP 和 NOP 指

令。RDATA 指令可用于重復(fù)讀取上一次轉(zhuǎn)換結(jié)果。

數(shù)據(jù)結(jié)構(gòu)

芯片輸出數(shù)據(jù)格式為 16 位二進(jìn)制補(bǔ)碼。LSB 計(jì)算公式為：

指令

可通過 13 個(gè)指令來控制芯片。其中對于芯片寄存器數(shù)據(jù)的讀寫指令（RREG 和 WREG），需要額

外的字節(jié)作為指令的一部分。NOP 指令可用于僅讀出芯片數(shù)據(jù)，同時(shí)不發(fā)送其他指令。

1. n = 讀寫寄存器數(shù) - 1；

2. r = 寄存器地址；

3. x = 任意值;

WAKEUP(0000 000x)

在執(zhí)行 SLEEP 指令后，可通過 WAKEUP 指令使芯片上電。執(zhí)行 WAKEUP 指令后，芯片將在 SCLK 的

第 8 個(gè)下降沿開始上電。

SLEEP(0000 001x)

發(fā)送 SLEEP 指令后，芯片完成當(dāng)前轉(zhuǎn)換后，進(jìn)入掉電模式。注意該指令不會關(guān)斷內(nèi)部參考電壓。

在 SLEEP 指令后，發(fā)送 WAKEUP 指令，芯片會執(zhí)行單次轉(zhuǎn)換。

WAKEUP 和 SLEEP 指令等效于芯片的 START 引腳的控制效果。

如果 START 引腳為低電平，WAKEUP 指令無效。當(dāng) SLEEP 指令生效時(shí)， CS 必須保持低電平。

SYNC(0000 010x)

SYNC 指令會復(fù)位 ADC 數(shù)字濾波器。通過發(fā)送 SYNC 指令，可以同步連接到同一 SPI 總線的多個(gè)設(shè)

備。

RESET(0000 011x)

復(fù)位指令可復(fù)位所有寄存器和數(shù)字濾波器。該指令等效于 RESET 引腳。但是 RESET 指令無法復(fù)位

串行接口。可以先用 CS 引腳復(fù)位串行接口，然后發(fā)送 RESET 指令來復(fù)位芯片。RESET 指令與硬件復(fù)位

類似，當(dāng)系統(tǒng)時(shí)鐘頻率為 4.096MHz 時(shí)，需要 2ms 來完成復(fù)位。因此，在發(fā)送 RESET 指令后，必須等待

2ms 后，才能再次開始 SPI 通信。

READ_DATA(0001 001x)

READ_DATA 指令可載入最近一次轉(zhuǎn)換結(jié)果至輸出寄存器。在 READ_DATAC 模式下，該指令也能生

效。

當(dāng)多次讀取轉(zhuǎn)換結(jié)果時(shí)，可以在讀取上一次轉(zhuǎn)換結(jié)果時(shí)，在最后 8 個(gè)時(shí)鐘發(fā)送該指令。

READ_DATAC(0001 010x)

READ_DATAC 指令使能連續(xù)讀取數(shù)據(jù)模式。該模式為上電復(fù)位后的默認(rèn)模式。在連續(xù)讀取數(shù)據(jù)模式

下，新的轉(zhuǎn)換結(jié)果將自動(dòng)加載到 DOUT 上。當(dāng) DRDY 變低后，可通過發(fā)送 16 個(gè) SCLK，從芯片讀取轉(zhuǎn)換

結(jié)果。READ_DATAC 指令必須在 DRDY 變低后發(fā)送，并在下一次 DRDY 變低時(shí)生效。

確保在 DRDY 回到低電平前，完成數(shù)據(jù)讀取（轉(zhuǎn)換結(jié)果或者寄存器回讀），否則數(shù)據(jù)將會丟失。

STOP_DATAC(0001 011x)

STOP_DATAC 指令停止連續(xù)讀取數(shù)據(jù)模式。在停止連續(xù)讀取數(shù)據(jù)模式下，當(dāng) DRDY 變低時(shí)，轉(zhuǎn)換結(jié)

果將不會自動(dòng)加載到 DOUT 上。在此模式下，新的 ADC 轉(zhuǎn)換完成不會中斷芯片的讀取，可使用

READ_DATA 指令來獲取轉(zhuǎn)換結(jié)果。STOP_DATAC 指令在下一次 DRDY 變低時(shí)生效。

READ_REG(0010 rrrr, 0000 nnnn)

通過 READ_REG 指令，可讀取 15 組寄存器的數(shù)據(jù)。讀取的寄存器的數(shù)量等于指令第二字節(jié)數(shù)+1。

如果待讀取數(shù)超過剩余寄存器數(shù)，地址將會回到初始位置。READ_REG 指令的兩字節(jié)結(jié)構(gòu)如下：

1. 第一指令字節(jié)：0010 rrrr，其中 rrrr 是第一個(gè)讀取的寄存器地址；

2. 第二指令字節(jié)：0000 nnnn，其中 nnnn = 待讀取寄存器數(shù)-1。

WRITE_REG(0100 rrrr, 0000 nnnn)

通過 WRITE_REG 指令，可對 15 組寄存器寫入數(shù)據(jù)。寫入的寄存器的數(shù)量等于指令第二字節(jié)數(shù)+1。

WRITE_REG 指令兩字節(jié)結(jié)構(gòu)如下：

1.第一指令字節(jié)：0100 rrrr，其中 rrrr 是第一個(gè)寫入的寄存器地址；

2.第二指令字節(jié)：0000 nnnn，其中 nnnn = 待寫入寄存器數(shù)-1。

SYS_OFFSETCAL(0110 0000)

SYS_OFFSETCAL 指令啟動(dòng)系統(tǒng)失調(diào)校準(zhǔn)。當(dāng)系統(tǒng)失調(diào)校準(zhǔn)時(shí)，模擬輸入必須外部短接至輸入共模

范圍內(nèi)的電壓。模擬輸入應(yīng)該接近(AVDD + AVSS) / 2。當(dāng)該指令完成后，OFC 寄存器會自動(dòng)更新。

SYS_GAINCAL(0110 0001)

SYS_GAINCAL 指令啟動(dòng)系統(tǒng)增益校準(zhǔn)。當(dāng)系統(tǒng)增益校準(zhǔn)時(shí)，模擬輸入必須設(shè)置為滿幅。當(dāng)該指令

完成后，F(xiàn)SC 寄存器會自動(dòng)更新。

SELF_OFFSETCAL(0110 0010)

SELF_OFFSETCAL 指令啟動(dòng)系統(tǒng)失調(diào)校準(zhǔn)。當(dāng)系統(tǒng)失調(diào)校準(zhǔn)時(shí)，芯片內(nèi)部將模擬輸入短接至中間電

源并執(zhí)行校準(zhǔn)。當(dāng)該指令完成后，OFC 寄存器會自動(dòng)更新。

NOP(1111 1111)

空操作指令。

RESTRICTED

禁止發(fā)送該指令至芯片

寄存器地址圖

MS5046T 寄存器地址圖

BCS：Burnout 電流源寄存器

地址=00h；復(fù)位值=01h

VBIAS：偏置電壓寄存器

地址=01h；復(fù)位值=01h

MUX：多功能控制寄存器

地址=02h；復(fù)位值=x0h

增益校準(zhǔn)值為無符號二進(jìn)制格式，當(dāng)值為 400000h 時(shí)系數(shù)為 1.0。請注意，雖然增益校準(zhǔn)寄存器可

以校準(zhǔn)大于 1 的增益誤差（如下表所示），但仍應(yīng)避免模擬輸入超量程。

如有需求請聯(lián)系——三亞微科技 王子文（16620966594）

如有需求請聯(lián)系——三亞微科技 王子文（16620966594）

增益校準(zhǔn)值為無符號二進(jìn)制格式，當(dāng)值為 400000h 時(shí)系數(shù)為 1.0。請注意，雖然增益校準(zhǔn)寄存器可

以校準(zhǔn)大于 1 的增益誤差（如下表所示），但仍應(yīng)避免模擬輸入超量程。

如有需求請聯(lián)系——三亞微科技 王子文（16620966594）

典型應(yīng)用圖

下圖是 MS5048T/ MS5048N 用作熱電偶測量應(yīng)用的示意圖。

封裝外形圖

TSSOP16

——愛研究芯片的小王

審核編輯 黃宇