本文將介紹:關(guān)于數(shù)字產(chǎn)品中電源軌噪聲如何影響數(shù)字系統(tǒng)中時(shí)鐘抖動。
背景
在數(shù)字電路中,一串二進(jìn)制的信號流是通過電壓(或電流)的波形來表示。然而,自然界的信號實(shí)際上都是模擬的,而非數(shù)字的,所有的信號都受噪音、扭曲和損失影響。信號完整性考慮的問題主要有振鈴(ringing)、串?dāng)_(crosstalk)、接地反彈、扭曲(skew)、信號損失和電源供應(yīng)中的噪聲。--摘至于維基百科(信號完整性)。
精準(zhǔn)的周期性采樣時(shí)鐘是確保數(shù)字系統(tǒng)進(jìn)行正確通信的前提。如果時(shí)鐘信號發(fā)生了偏移,將引起傳輸?shù)?a target="_blank">數(shù)字信號流發(fā)生變化,比如造成時(shí)延、誤碼等等。在高速數(shù)字系統(tǒng)中,隨著時(shí)鐘速率邁入GHz級,首要目標(biāo)是保證信號完整無失真地從源端傳送到接收端,往往電源完整性不佳就會影響時(shí)鐘信號,進(jìn)而引起信號完整性問題。
高速數(shù)字產(chǎn)品設(shè)計(jì)中不單單包含信號完整性問題,還包含電源完整性問題,而對數(shù)字系統(tǒng)中的電源軌噪聲進(jìn)行評估,將直接反映電源完整性的好壞,本文將介紹數(shù)字產(chǎn)品中電源軌噪聲如何影響系統(tǒng)中時(shí)鐘抖動。
數(shù)字產(chǎn)品中電源軌噪聲與時(shí)鐘抖動是關(guān)聯(lián)的
數(shù)字電路中的直流電壓也就是電源軌波形往往看起來像是純凈平直,然而當(dāng)我們通過示波器放大后發(fā)現(xiàn)其實(shí)不是,電源軌上是存在交流波動成分的。
除了由開關(guān)電源引入的波動外,電源軌也會受耦合噪聲的干擾,當(dāng)PDN上發(fā)生振鈴時(shí),會影響芯片輸出的時(shí)鐘信號發(fā)生偏移,時(shí)鐘信號上升沿發(fā)生的偏移就是我們俗稱的抖動Jitter。
數(shù)字系統(tǒng)中的芯片通常由CMOS集成電路組成,其開關(guān)閾值會受電源軌的噪聲影響而波動,進(jìn)而引起了系統(tǒng)輸出時(shí)鐘或數(shù)據(jù)的抖動。
由下圖可以看出,電源軌噪聲波動的大小將對抖動大小帶來影響,電源軌波動越小引起時(shí)鐘信號的抖動Jitter也會越小。
電源軌噪聲與時(shí)鐘信號斜率的比值決定了抖動的大小,電源軌噪聲與抖動的關(guān)系可由以下公式描述:
如果要對抖動的影響進(jìn)行驗(yàn)證,就要準(zhǔn)確測量電源軌噪聲。但是在如今的電子產(chǎn)品中對電源完整性進(jìn)行準(zhǔn)確評估充滿挑戰(zhàn)。以最為常見的數(shù)字電子產(chǎn)品手機(jī)為例,隨著手機(jī)發(fā)展的演變,體積越來越小,而內(nèi)部IC集成度越來越高,電流密度越來越大,而功耗卻在降低,從而要求輸入電壓也在降低(從典型的5V、3V減小至1V),甚至電壓容限也在降低(10%減小到5%,甚至是1%)。這就會給電源軌測量造成挑戰(zhàn)。
R&S RT-ZPR電源軌探頭是應(yīng)對這一挑戰(zhàn)的最佳選擇,它不僅具備極低的系統(tǒng)噪聲(衰減比1:1),也具備2GHz/4GHz高帶寬范圍,可以測量更高頻率范圍的電源軌噪聲。
以實(shí)際測量為例:使用RT-ZPR電源軌探頭和傳統(tǒng)RT-ZP1X紋波探頭測試直流電壓Vpp對比:
38 MHz帶寬1:1無源探頭RT-ZP1X會遺漏高頻成分,不能顯示尖峰的存在,從而低估Vpp測量值。但使用同樣衰減比而帶寬高達(dá)2 GHz的電源軌探頭RT-ZPR20可以捕獲并測量高頻瞬態(tài),還能擁有極低的噪聲,不難看出針對高頻瞬變需要高帶寬電源軌探頭才能測量出正確的Vpp值。
綜上所述,電源軌信號并非是完全平直的,它會受到噪聲干擾,進(jìn)而影響系統(tǒng)時(shí)鐘的穩(wěn)定。當(dāng)今數(shù)字產(chǎn)品中電源軌電壓越來越低,同時(shí)要求的容限也越來越嚴(yán)苛,從而對測量電源軌信號造成挑戰(zhàn)。羅德與施瓦茨的電源軌探頭RT-ZPR充分應(yīng)對這些挑戰(zhàn),可以進(jìn)行準(zhǔn)確測量 (高帶寬,高靈敏度,低噪聲和大偏置補(bǔ)償)。下一期我們將用一個(gè)測量案例繼續(xù)說明電源軌噪聲對數(shù)字產(chǎn)品抖動的影響。
羅德與施瓦茨業(yè)務(wù)涵蓋測試測量、技術(shù)系統(tǒng)、網(wǎng)絡(luò)與網(wǎng)絡(luò)安全,致力于打造一個(gè)更加安全、互聯(lián)的世界。成立90 年來,羅德與施瓦茨作為全球科技集團(tuán),通過發(fā)展尖端技術(shù),不斷突破技術(shù)界限。公司領(lǐng)先的產(chǎn)品和解決方案賦能眾多行業(yè)客戶,助其獲得數(shù)字技術(shù)領(lǐng)導(dǎo)力。羅德與施瓦茨總部位于德國慕尼黑,作為一家私有企業(yè),公司在全球范圍內(nèi)獨(dú)立、長期、可持續(xù)地開展業(yè)務(wù)。
-
噪聲
+關(guān)注
關(guān)注
13文章
1137瀏覽量
47891 -
時(shí)鐘抖動
+關(guān)注
關(guān)注
1文章
63瀏覽量
16139 -
數(shù)字電路
+關(guān)注
關(guān)注
193文章
1637瀏覽量
81589 -
電源軌
+關(guān)注
關(guān)注
1文章
72瀏覽量
5932
原文標(biāo)題:【實(shí)踐分享】|淺談電源軌噪聲對時(shí)鐘抖動的影響(一)
文章出處:【微信號:羅德與施瓦茨中國,微信公眾號:羅德與施瓦茨中國】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。
發(fā)布評論請先 登錄
如何減少SPDIF傳輸過程中時(shí)鐘抖動
轉(zhuǎn):如何減少SPDIF傳輸過程中時(shí)鐘抖動
電源噪聲和時(shí)鐘抖動對高速DAC相位噪聲的影響的分析及管理
集成電源噪聲抑制的時(shí)鐘源簡化FPGA系統(tǒng)的電源設(shè)計(jì)
電源噪聲和時(shí)鐘抖動對高速DAC相位噪聲的影響分析及管理
時(shí)鐘抖動(CLK)和相位噪聲之間的轉(zhuǎn)換

時(shí)鐘抖動和相位噪聲對采樣系統(tǒng)的影響

高速ADC在低抖動采樣時(shí)鐘電路設(shè)計(jì)中的應(yīng)用

尋找電源軌噪聲和抖動之間的關(guān)系

評估低抖動PLL時(shí)鐘發(fā)生器的電源噪聲抑制

時(shí)鐘抖動的影響

評論