雷達(dá)數(shù)據(jù)采集及圖像顯示是雷達(dá)的一個(gè)基本應(yīng)用，普遍應(yīng)用于軍事、氣象預(yù)測(cè)、環(huán)境監(jiān)測(cè)、船舶導(dǎo)航等領(lǐng)域。雷達(dá)數(shù)據(jù)具有實(shí)時(shí)性、高速性的特點(diǎn)。一般說(shuō)來(lái)，對(duì)雷達(dá)信號(hào)采樣的時(shí)鐘頻率在100MHz以上，雷達(dá)數(shù)據(jù)采集和處理單元的數(shù)據(jù)吞吐量要求在Gbits/s以上。因此，要實(shí)現(xiàn)一個(gè)雷達(dá)數(shù)據(jù)采集和圖像顯示系統(tǒng)，對(duì)處理器的處理速度要求很高。傳統(tǒng)的雷達(dá)數(shù)據(jù)采集和圖像顯示系統(tǒng)采用的是微處理器+FPGA（或DSP）方案，利用微處理器實(shí)現(xiàn)操作系統(tǒng)、雷達(dá)GUI和顯示器控制，利用FPGA（或DSP）實(shí)現(xiàn)高速雷達(dá)數(shù)據(jù)采集和處理，這種方案的缺點(diǎn)是要想實(shí)現(xiàn)雷達(dá)圖像在800*600以上分辨率的大屏幕顯示比較困難，要么有較高的處理器速度，要么有獨(dú)立顯卡的支持，這樣增加了系統(tǒng)復(fù)雜度和成本。

SOPC 是一種特殊的片上系統(tǒng)，建立在可編程邏輯技術(shù)的基礎(chǔ)上，盡可能將一個(gè)大而完整的電子系統(tǒng)實(shí)現(xiàn)在一塊FPGA硅片上，具有硬件可裁剪、可擴(kuò)充、可升級(jí)，軟件在系統(tǒng)可編程的特點(diǎn)，使得設(shè)計(jì)的系統(tǒng)在規(guī)模、功能、體積、性能、上市周期、開發(fā)成本等方面有著了很大的優(yōu)勢(shì)。基于SOPC技術(shù)的軟核處理器主頻雖然不是很高，目前Xilinx公司的microblaze處理器最高主頻為210MHz、240DMIPS的運(yùn)算能力，Altera公司的NIOS II處理器最高主頻為340MHz、290DMIPS的運(yùn)算能力，但是由于其極強(qiáng)的靈活性，可以通過(guò)軟硬件協(xié)同設(shè)計(jì)，在處理器速度不高的情況下，解決需要高速度處理器才能完成的問(wèn)題。

本文基于SOPC技術(shù)，提出一種在主頻較低的軟核處理器上實(shí)現(xiàn)雷達(dá)數(shù)據(jù)采集和圖像大屏幕顯示的方法。

2總體方案設(shè)計(jì)

本設(shè)計(jì)采用microblaze軟核處理器作為開發(fā)平臺(tái)，SOPC系統(tǒng)框圖如圖1所示。

圖1 系統(tǒng)硬件結(jié)構(gòu)框圖

本設(shè)計(jì)通過(guò)以下辦法，解決在主頻較低的SOPC軟核處理器上實(shí)現(xiàn)雷達(dá)數(shù)據(jù)采集、處理和大屏幕圖像顯示的問(wèn)題。

首先，使用FPGA硬件邏輯設(shè)計(jì)實(shí)現(xiàn)雷達(dá)數(shù)據(jù)采集、處理和顯示控制器。雷達(dá)數(shù)據(jù)采集、處理模塊負(fù)責(zé)對(duì)雷達(dá)上單元、ADC芯片的控制和對(duì)雷達(dá)數(shù)據(jù)的處理。顯示控制器模塊完成顯存數(shù)據(jù)的管理和顯示器的驅(qū)動(dòng)。

其次，使用DMA傳輸。DMA負(fù)責(zé)將雷達(dá)數(shù)據(jù)采集、處理后數(shù)據(jù)通過(guò)DMA通道送到內(nèi)存中。

最后，根據(jù)SOPC硬件可配置、可裁剪的特性，將雷達(dá)數(shù)據(jù)采集和處理模塊、顯示控制模塊和DMA模塊作為microblaze處理器的設(shè)備掛載到外設(shè)局部總線上[4]。

由于雷達(dá)數(shù)采集、處理模塊和顯示控制模塊的內(nèi)部邏輯都由FPGA硬件邏輯完成，微處理器不需直接對(duì)雷達(dá)上單元、ADC進(jìn)行控制，不需進(jìn)行復(fù)雜的雷達(dá)數(shù)據(jù)處理，不用對(duì)顯存數(shù)據(jù)進(jìn)行管理，不用控制產(chǎn)生高速的信號(hào)驅(qū)動(dòng)顯示器，從而大大減輕了處理器的負(fù)擔(dān)，加上DMA傳輸?shù)氖褂茫幚砥髦恍枰幚鞤MA傳輸?shù)恼?qǐng)求和傳輸完成中斷，從而使處理器從繁重的數(shù)據(jù)傳輸中解脫了出來(lái)。通過(guò)以上辦法，處理器的負(fù)擔(dān)已經(jīng)變得很輕，使得較低的處理器速度即可處理系統(tǒng)的任務(wù)。而且顯示控制由FPGA硬件實(shí)現(xiàn)還有個(gè)優(yōu)點(diǎn)是，使得顯示器分辨率的大小對(duì)處理器的負(fù)擔(dān)影響很小，從而在處理器較低的情況下，同樣可以支持大屏幕的圖像顯示。