1 接口定義
RGMII 由 GMII (Gigabit Media Independent Interface) 簡(jiǎn)化演變而來(lái),意為 Reduced GMII,是常見(jiàn)的以太網(wǎng) MAC 和 PHY 之間的通信接口,優(yōu)點(diǎn)是比 GMII 減少了近一半的管腳,節(jié)約設(shè)計(jì)成本。
RGMII 支持 10/100/1000Mbps 三種通信速率,接口定義如下:
在 10/100Mbps 模式下,TXD[3:0] 和 RXD[3:0] 采用單邊沿傳輸方式。在 1000Mbps 模式下,TXD[3:0] 和 RXD[3:0] 采用雙邊沿傳輸方式。對(duì)于發(fā)送通道,TXC 上升沿傳輸 TXD[3:0] 和 TXEN;TXC 下降沿傳輸 TXD[7:4] 和 TXERR(即 TX_EN xor TX_ER)。
對(duì)于接收通道,RXC 上升沿傳輸 RXD[3:0] 和 RX_DV;RXC 下降沿傳輸 RXD[7:4] 和 RXERR(即 RX_DV xor RX_ER)。
2 時(shí)序規(guī)范
RGMII 接口時(shí)序在時(shí)鐘和數(shù)據(jù)邊沿對(duì)齊的條件下進(jìn)行規(guī)范。在 Transmitter 端,時(shí)鐘邊沿與數(shù)據(jù)邊沿的偏差為 ±500ps,建立/保持時(shí)間不少于1.2ns;在 Receiver 端,時(shí)鐘邊沿對(duì)數(shù)據(jù)邊沿的延遲介于 1.0 ~ 2.6ns 之間(典型值為 1.8ns),建立/保持時(shí)間則不少于 1.0ns.
在 1000Mbps 模式下,時(shí)鐘周期為 8±0.8 ns,占空比為 50±5%,上升/下降時(shí)間(20-80% 電壓)不超過(guò) 0.75ns.
2.1 Original RGMII
在 RGMII v2.0 之前的規(guī)范中,Receiver 端時(shí)鐘延遲由 PCB 布線(xiàn)實(shí)現(xiàn),附加延遲值大于 1.5 ns 且小于 2.0 ns,稱(chēng)為 Original RGMII.
2.2 RGMII-ID
在 RGMII v2.0 中,Receiver 端時(shí)鐘延遲可以由 Transmitter 端設(shè)備實(shí)現(xiàn),稱(chēng)為 RGMII-ID(Internal Delay,意為內(nèi)部延遲)。帶有內(nèi)部延遲功能的設(shè)備仍需遵守 RGMII Timing Specifics.
-
接口
+關(guān)注
關(guān)注
33文章
9005瀏覽量
153770 -
時(shí)序
+關(guān)注
關(guān)注
5文章
398瀏覽量
37958 -
RGMII
+關(guān)注
關(guān)注
0文章
28瀏覽量
12445
原文標(biāo)題:【以太網(wǎng)通信】RGMII 接口及其時(shí)序規(guī)范
文章出處:【微信號(hào):gh_9d70b445f494,微信公眾號(hào):FPGA設(shè)計(jì)論壇】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。
發(fā)布評(píng)論請(qǐng)先 登錄
如何使用VIO去讀取PHY里面對(duì)應(yīng)寄存器測(cè)試RGMII接口

RGMII接口案例:二個(gè)設(shè)備共享一個(gè)PHY

通過(guò)磁珠解決RGMII延時(shí)不夠案例

FPGA使用RGMII接口的88E1512搭建網(wǎng)絡(luò)通信系統(tǒng)
GMII和RGMII主要的接口
IIC的定義及其時(shí)序簡(jiǎn)析
單片機(jī)網(wǎng)絡(luò)的例程中底層用的接口是RGMII嗎?
FPGA 控制 RGMII 接口 PHY芯片基礎(chǔ)
RGMII接口信號(hào)和幀格式_RGMII接口應(yīng)用框圖
RGMII應(yīng)用框圖/接口信號(hào)/幀格式

基于RGMII+phy的典型應(yīng)用快速入門(mén)

RGMII接口轉(zhuǎn)GMII接口的實(shí)現(xiàn)思路
Xilinx KU系列三速以太網(wǎng)IP核RGMII時(shí)序約束方法

解決以太網(wǎng)RGMII通信的電源時(shí)序難題

SPI、UART、RGMII、JTAG接口的低電壓轉(zhuǎn)換

評(píng)論