III. SOA 芯片表征

A. SOA 芯片光學(xué)表征設(shè)置

SOA的光學(xué)表征設(shè)置示意圖如圖7a)所示。我們使用了一個可調(diào)諧激光器（波長范圍為1510-1630nm），其輸出功率固定，作為輸入信號源，以便在大光譜范圍內(nèi)進行表征。值得注意的是，該激光器還選擇了較大的最大輸出功率（>12 dBm），以便研究飽和輸出功率。在激光器之后，我們放置了一個可變光衰減器（VOA），用于控制輸入信號的電平。由于SOA對偏振敏感，因此在SOA之前插入了偏振控制器。SOA的輸出在光譜分析儀（OSA）上進行測量。此外，在SOA的輸入和輸出端使用了3-dB光耦合器，以便在光功率計（OPM）上監(jiān)測放大的自發(fā)輻射功率電平。

被測設(shè)備（DUT）是一個安裝在氮化鋁載體上的SOA芯片，芯片通過引線鍵合與載體連接。由于載體上裝有熱敏電阻、熱電冷卻器（TEC）和TEC控制器，因此該設(shè)備可在控制溫度下進行測試。使用電流源為芯片提供偏置。通過探針在載體上建立電接觸。

如圖7b所示，通過定制的透鏡-光纖組件將光耦合進芯片波導(dǎo)和從芯片波導(dǎo)出耦合。測得的光耦合損耗為每端面1dB。請注意，使用三軸線性平臺控制光路對準，并根據(jù)光譜分析儀（OSA）上的輸出信號峰值功率進行優(yōu)化。

在表征之前，使用具有波長校準功能的光功率計（OPM）對設(shè)置進行校準。接下來，根據(jù)光譜分析儀上的峰值功率測量，推導(dǎo)出輸出鏈路的功率損耗。這一步驟針對感興趣的不同波長重復(fù)進行。

完成校準后，在20℃的受控溫度下，對各種芯片設(shè)計的光纖到光纖增益、噪聲系數(shù)和飽和輸出功率進行了表征。

B. SOA 芯片光學(xué)表征結(jié)果與分析

我們測試了三種芯片設(shè)計：一種是沒有UC區(qū)段（稱為STD，即0% UC），另外兩種UC區(qū)段的比例分別為43%和56%（分別稱為43% UC和56% UC）。所有芯片的長度均為4mm。

光是從上包層側(cè)注入的。否則，飽和輸出功率將受到UC區(qū)段較低飽和功率的限制。

在1.3A的偏置電流下，我們首先通過可變光衰減器（VOA）將小信號輸入功率設(shè)置為-25 dBm，對器件進行了表征。

在圖8中，我們將測量得到的小信號增益光譜與第II-C節(jié)中所述模型得到的模擬光譜進行了比較。除了長波長處外，兩者在1 dB范圍內(nèi)表現(xiàn)出良好的一致性。長波長處的不一致性是由于提取的材料增益在長波長處存在較大的不準確性。

否則，對于任何設(shè)計，3-dB增益帶寬均測得超過87nm，覆蓋了C波段和L波段的大部分區(qū)域。然而，在1575nm處，56% UC設(shè)計的光纖到光纖增益最高，達到了40dB，比標(biāo)準設(shè)計的增益高出10dB。值得注意的是，盡管增益值很大，但在光譜分析儀（OSA）上以0.03nm的分辨率測量時，在1.3A偏置電流下的放大自發(fā)輻射（ASE）光譜上測得的波紋可忽略不計，即小于0.1dB。這得益于根據(jù)第II-B節(jié)中提出的波紋估算而精心設(shè)計的波導(dǎo)和錐度。實際上，通過使用較大的脊寬來減小波導(dǎo)模式發(fā)散，從而實現(xiàn)了非常低的端面反射率。

在圖9中，展示了在光譜分析儀上以0.2nm分辨率測得的噪聲系數(shù)（NF）。標(biāo)準設(shè)計的噪聲系數(shù)在1600nm處測得為5.5dB，在較短的波長處增加到8dB。例如，可以通過增加輸入部分的能隙來改善短波長的噪聲系數(shù)。然而，對于UC設(shè)計以及從UC部分注入光的情況，與標(biāo)準設(shè)計的噪聲系數(shù)相比，在1600nm處UC設(shè)計的噪聲系數(shù)差0.3dB，在短波長處差0.5至1dB。這與我們之前的理論計算分析不同——兩個部分的噪聲系數(shù)應(yīng)該相似。我們認為，這可能是由于制造問題導(dǎo)致的UC部分傳播損耗較大，或者是由于UC部分增益介質(zhì)在輸入處具有較大的ASE功率但飽和功率較小而引起的空間燒孔（SHB）現(xiàn)象。但是，這將在下一節(jié)中得到緩解。

在圖10中，展示了在1.3A電流、20°C溫度和1600nm波長下，不同芯片設(shè)計的增益隨輸出功率的變化情況。圖中的標(biāo)記是測量結(jié)果，而實線則是根據(jù)第II-C節(jié)中介紹的模型得到的模擬結(jié)果。模擬結(jié)果與測量結(jié)果非常吻合，增益值的差異在0.5dB以內(nèi)，這符合測量精度和重復(fù)性。

從這些曲線中，我們通過3-dB增益壓縮插值得到了飽和輸出功率Psat。對于56% UC、43% UC和0% UC設(shè)計的芯片，飽和輸出功率分別測得為21.4dBm、21dBm和20dBm。因此，由于較小的有源區(qū)體積，UC部分可以使飽和輸出功率增加高達1.5dB。

圖5中插值得到的Psat模擬結(jié)果在圖11中進行了繪制，并與UC比例進行了對比，同時為了考慮光耦合損耗，對模擬結(jié)果進行了1-dB的減法處理。這些模擬結(jié)果與測得的光纖到光纖Psat值進行了比較。兩者結(jié)果非常一致（差異為0.2dB），且都在測量精度和重復(fù)性范圍內(nèi)。因此，在1.3A電流和1600nm波長下，對于4mm長的芯片，根據(jù)模型預(yù)測，56% UC的SOA的飽和輸出功率高于43% UC的SOA。

因此，這些結(jié)果驗證了用于設(shè)計這種新型雙區(qū)芯片的模型的準確性，該模型能夠在中等偏置電流下同時實現(xiàn)大增益和高飽和輸出功率。

最后但同樣重要的是，我們將增益和飽和輸出功率的結(jié)果與最先進的技術(shù)進行了比較。值得注意的是，Morito的研究小組[5]首先取得了具有競爭力的結(jié)果。他們封裝的5nm多量子阱（MQW）SOA模塊在1A偏置電流下實現(xiàn)了15dB的增益和22dBm的芯片飽和輸出功率。Akiyama的研究小組開發(fā)了一種使用傾斜波導(dǎo)結(jié)構(gòu)的超寬帶量子點（QD）SOA，實現(xiàn)了25dB的增益和22dBm的飽和輸出功率。Juodawlkis的研究小組報告了使用InGaAsP-InP量子阱的斜切波導(dǎo)放大器（SCOWA）的成功結(jié)果。這種SCOWA在1.5μm波段實現(xiàn)了13dB的光纖到光纖增益和29dBm的飽和輸出功率。然而，其1cm的芯片長度需要非常高的4-5A偏置電流。2017年，III-V Lab[17]開發(fā)了一種偏振不敏感模塊，該模塊包含兩個采用寬帶增益材料的多量子阱SOA，實現(xiàn)了18.5dB的增益和20dBm的飽和輸出功率。最近，據(jù)報道，一種高效率的量子點SOA在僅200mA偏置電流下實現(xiàn)了24dB的高增益和15dBm的飽和輸出功率。

通過比較，可以看出我們研究的芯片在特定設(shè)計下（如56% UC設(shè)計）能夠?qū)崿F(xiàn)與現(xiàn)有先進技術(shù)相當(dāng)?shù)脑鲆婧惋柡洼敵龉β剩瑫r可能具有更低的偏置電流要求或更緊湊的芯片尺寸。這些結(jié)果驗證了我們在設(shè)計這種新型雙區(qū)芯片以實現(xiàn)大增益和高飽和輸出功率方面的努力是有效的，并表明我們的芯片在性能上具有一定的競爭力。

特別是，考慮到不同的工作電流范圍，我們使用G0乘以Psat的乘積（作為品質(zhì)因數(shù)）來比較增益和飽和輸出功率之間的權(quán)衡。如圖12所示，56% UC設(shè)計的品質(zhì)因數(shù)遠超其他設(shè)計，實際上，其領(lǐng)先幅度在10到220倍之間。在這里，我們選擇以線性單位表示品質(zhì)因數(shù)，以使增益和Psat具有相同的重要性水平。即使增益以分貝為單位，標(biāo)準設(shè)計與UC設(shè)計之間的品質(zhì)因數(shù)也有顯著提高。

盡管雙區(qū)設(shè)計達到了在中等電流下實現(xiàn)大增益和高飽和輸出功率的初步目標(biāo)，但測得的噪聲系數(shù)（NF）相對于標(biāo)準設(shè)計有所惡化。在下一節(jié)中，我們將介紹一種具有更小噪聲系數(shù)的高級設(shè)計。

IV. 降低噪聲系數(shù)的高級設(shè)計

A. 噪聲系數(shù)惡化的根本原因分析

雙區(qū)設(shè)計中噪聲系數(shù)的惡化是由芯片輸入端未鉗制（UC）部分引起的大增益所導(dǎo)致的空間燒孔效應(yīng)（SHB）。實際上，SHB會導(dǎo)致載流子密度降低，進而增加噪聲系數(shù)，如圖8所示。這表明，為了避免嚴重的噪聲系數(shù)惡化，不應(yīng)在芯片輸入部分實現(xiàn)大增益。

B. 高級設(shè)計

因此，為了減輕噪聲系數(shù)的惡化，我們設(shè)計了一種新的SOA芯片，將未鉗制部分置于芯片中心，以避免輸入端出現(xiàn)嚴重的空間燒孔效應(yīng)，同時在輸入和輸出端使用錐形結(jié)構(gòu)連接標(biāo)準部分，如圖13所示。此外，為了改善短波長的噪聲系數(shù)性能，我們重新設(shè)計了有源區(qū)，并將外延波長移向C波段。因此，我們將未鉗制比例設(shè)定為50%，并將芯片長度縮短至3mm。

該芯片已使用第II-B節(jié)中描述的過程制造完成。由于更改了SOA堆疊，因此還制造了輸入端有未鉗制（UC）部分的芯片和沒有UC部分的芯片（STD），以便能夠量化UC部分位置對噪聲系數(shù)（NF）的影響。

使用與之前相同的設(shè)置和測試過程，在更節(jié)能的操作條件（1.2A和25℃）下對新設(shè)計的芯片進行了表征。三種芯片設(shè)計的增益和NF結(jié)果如圖14所示。與之前觀察到的結(jié)果一樣，具有UC部分的SOA的增益比STD SOA高出多達13dB。關(guān)于NF，將UC部分置于芯片中間，如預(yù)期所料，其NF與STD SOA相似，而將UC部分置于芯片輸入端則會導(dǎo)致NF降低0.7dB。在短波長下，由于基于UC的設(shè)計的增益峰值位置比STD設(shè)計的增益峰值位置向更長波長移動，因此NF也會隨著先進設(shè)計的采用而降低。不過，這可以進行進一步調(diào)整。

因此，為避免空間燒孔效應(yīng)（SHB）導(dǎo)致NF降低，UC部分不應(yīng)置于輸入端，而應(yīng)置于芯片中間。這樣仍然可以實現(xiàn)大增益和高飽和輸出功率。

V.結(jié)論

通過對帶有UC部分的雙區(qū)SOA進行精心分配，我們根據(jù)模型預(yù)測實現(xiàn)了大增益和高飽和輸出功率水平。該設(shè)計可以在不降低飽和輸出功率（Psat）的情況下顯著提高增益。特別是，在4mm長的芯片中，使用56%的UC部分，在適中的偏置電流（1.3A）下，實現(xiàn)了高達40dB的增益和21.4dBm的飽和輸出功率。這在我們所知的范圍內(nèi)，是增益和飽和輸出功率之間最佳權(quán)衡的表現(xiàn)。此外，通過精心定位UC部分，還降低了噪聲系數(shù)。隨著我們工作的推進，進一步降低噪聲系數(shù)和功耗以滿足工業(yè)化要求將是有益的。根據(jù)應(yīng)用場景的不同，該設(shè)計也可以進行調(diào)整以滿足其他增益-飽和輸出功率要求。例如，可以減小限制因子，以獲得更高的輸出飽和功率。

--已完結(jié)--

注：本文由天津見合八方光電科技有限公司挑選并翻譯，旨在推廣和分享相關(guān)半導(dǎo)體光放大器如1550nm、1310nm等全波段SOA基礎(chǔ)知識，助力SOA技術(shù)的發(fā)展和應(yīng)用。特此告知，本文系經(jīng)過人工翻譯而成，雖本公司盡最大努力保證翻譯準確性，但不排除存在誤差、遺漏或語義解讀導(dǎo)致的不完全準確性，建議讀者閱讀原文或?qū)φ臻喿x，也歡迎指出錯誤，共同進步。

天津見合八方光電科技有限公司（http://tj.jhbf.cc），是一家專注半導(dǎo)體光放大器SOA研發(fā)和生產(chǎn)的高科技企業(yè)，目前已推出多款半導(dǎo)體光放大器SOA產(chǎn)品（1060nm, 1310nm, 1550nm），公司已建立了萬級超凈間實驗室，擁有較為全面的光芯片的生產(chǎn)加工、測試和封裝設(shè)備，并具有光芯片的混合集成微封裝能力。目前公司正在進行小型SOA器件、DFB+SOA的混合集成器件、可見光波長SOA器件、大功率SOA器件的研發(fā)工作，并可對外承接各種光電器件測試、封裝和加工服務(wù)。