在現代高速數字電路設計中，電源完整性和信號完整性是確保電路性能的關鍵因素。為了準確評估這些參數，設計師們引入了Power-Aware IBIS模型。本文將介紹Power-Aware IBIS模型的概念、內容組成及其在實際仿真中的應用案例。

Power-Aware IBIS模型概述

Power-Aware IBIS模型是一種擴展的標準IBIS模型，通過考慮電源噪聲對信號傳輸的影響，顯著提升了仿真精度。傳統的IBIS模型主要用于模擬信號的電壓波形和時間特性，但它忽略了電源噪聲的影響。而Power-Aware IBIS模型則通過引入電源分配網絡的特性和電源噪聲，能夠更準確地模擬真實世界中的信號傳輸情況。

Power-Aware IBIS模型的組成

Power-Aware IBIS模型包含多個關鍵部分，每個部分都承擔著重要的功能。

IV表（電流-電壓表）

IV表用于描述緩沖器在不同狀態下的電流特性。具體包括以下四種：

IV for PU：緩沖器輸出邏輯高電平（邏輯1）時的電流特性。這個參數對于理解在高電平時緩沖器的電源需求非常重要。

IV for PD：緩沖器輸出邏輯低電平（邏輯0）時的電流特性。它幫助設計師了解在低電平時的電流消耗情況。

IV for GC：表示以GND為基準的ESD保護二極管的電流-電壓特性，描述了地鉗位二極管的行為。

IV for PC：表示以VDD為基準的ESD保護二極管的電流-電壓特性，描述了電源鉗位二極管的行為。

Rising/Falling Waveform

以及Composite Current

Composite Current描述了緩沖器在電源端（如VCCO或GND）的電流變化，包括上升沿和下降沿的電流波形。這些電流波形與信號的電壓波形（V-T）同步，用于模擬電源噪聲。通過對這些電流波形的精確建模，可以有效捕捉電源噪聲對信號傳輸的影響。

SIDesigner具體案例分析

運用Power-Aware IBIS模型進行仿真

要進行Power-Aware IBIS仿真，首先需要從芯片供應商處獲取支持Power-Aware功能的IBIS文件。這些文件通常包含上述關鍵字和表格。

接下來，需要配置仿真工具以支持Power-Aware IBIS模型的導入與仿真。我們使用巨霖科技的SIDesigner來演示使用過程，以下是一個具體的DDR4仿真案例。

在巨霖SIDesigner中進行Power-Aware IBIS模型的導入與仿真包括以下幾個步驟：

1、導入IBIS文件：將獲取到的IBIS文件導入仿真工具中，本例中直接導入到DDR controller和 DDR memory組件中，完成批量信號仿真設置。

2、配置網絡連接：根據實際連接關系，定義電源網絡和信號網絡的各個節點及其連接關系，確保網絡連接的準確性。

3、設置仿真參數：根據設計需求設置仿真時間和步長等參數，以確保仿真結果的準確性和可靠性。

以下是分別使用理想電壓源和非理想電壓源的仿真工程及其仿真結果：

(1)理想電壓源

在初始仿真中，我們按照傳統方法設置了信號網絡和電源網絡，但未考慮電源噪聲的影響。此時，仿真結果（圖中僅展示DQ0-DQ3）表現比較理想。

(2)非理想電壓源

在初始仿真中，我們按照傳統方法設置了信號網絡和電源網絡，但未考慮電源噪聲的影響。此時，仿真結果（圖中僅展示DQ0-DQ3）顯示電源噪聲增大，信號完整性變差，具體表現為過沖、下沖和抖動增加。

以上可以看出，通過引入了Power-Aware IBIS模型，可以更加真實評估DDR實際運行過程中電源完整性對信號完整性的影響，并且可以通過分析仿真結果，對電源網絡和信號網絡進行相應的優化調整。例如，增加去耦電容的數量、調整電源分配網絡的結構、優化信號路徑等，然后再次運行仿真驗證優化效果直至滿足設計要求。

總結

Power-Aware IBIS模型作為一種新型的行為級仿真模型，在電源完整性和信號完整性分析方面具有顯著優勢。它不僅能夠更準確地模擬電源噪聲對信號的影響，還能有效減少仿真時間和資源消耗。在實際的數字電路設計過程中，合理運用Power-Aware IBIS模型能夠大大提高設計效率和產品質量。

歡迎從官網申請試用我們的軟件，過程中的任何疑問可聯系support技術人員，期待與您的交流！