PCIe7.0的測試方案

隨著 PCIe 6.0 標準剛剛進入市場，PCI-SIG 組織已著手推動下一代標準——PCIe 7.0，預計將在 2025 年正式發布，持該標準的設備預計將在 2026 年問世，而大規模商用應用可能要到 2028-2029年才會普及。盡管消費級市場短期內不會廣泛采用 PCIe 7.0，但對于AI 計算、高性能數據中心和云計算而言，它將成為未來計算架構的關鍵推動力。

作為新一代高速互連協議，PCIe 7.0 在數據速率、能效優化和新型傳輸技術等方面實現了重大突破，特別是引入了光學通信連接，這將徹底改變計算基礎架構。

PCIe 7.0 的主要特性

1. 帶寬翻倍

PCIe 7.0 的核心目標是將數據傳輸速率提升至 128 GT/s，相比 PCIe 6.0 實現翻倍，相當于 PCIe 5.0 的四倍。在 x16 通道配置下，理論雙向帶寬可達 512 GB/s，顯著提升數據吞吐能力。這一突破對于 AI、高性能計算（HPC）等需要超高速數據交換的應用至關重要，有助于緩解數據傳輸瓶頸。

2. PAM4 信號編碼

PCIe 7.0 繼承了 PCIe 6.0 引入的 PAM4（四級脈沖幅度調制）技術，相較于傳統的 NRZ（二進制非歸零編碼），PAM4 在每個時鐘周期內傳輸 2 位數據，無需大幅提高信號頻率即可提升數據傳輸速率。這種編碼方式有效提高信號效率，同時優化通道利用率。

3. 低延遲與高可靠性

PCIe 7.0 在提升帶寬的同時，進一步優化數據傳輸延遲和可靠性，確保在高負載環境下依然能夠提供穩定的傳輸體驗。這對實時計算、云計算、自動駕駛等對時延敏感的應用尤為關鍵。

4. 能效優化

在提供更高性能的同時，PCIe 7.0 也注重功耗控制和能效優化。盡管更高的傳輸速率可能會增加功耗，但單位傳輸效率（性能/功耗比）預計將顯著提升。這對于數據中心、邊緣計算等大規模部署場景有助于降低運營成本，并減少碳排放。

5. 向后兼容

PCIe 7.0 保持了與所有前代 PCIe 版本的向后兼容性，無論是舊設備插入 PCIe 7.0 插槽，還是 PCIe 7.0 設備連接至早期版本插槽，系統都會自動協商雙方支持的最高速率，確保平穩升級，最大程度保護用戶投資。

6. 通道優化與信號完整性增強

面對更高的傳輸頻率，PCIe 7.0 對信號完整性和通道設計進行了深度優化，包括改進信號路徑設計、降低噪聲、增強誤碼率（BER）控制，以確保在更遠傳輸距離下仍能保持穩定的數據傳輸。

PCIe 7.0 的推出標志著數據傳輸技術的重大突破，同時也是對未來計算需求的前瞻性布局。通過大幅提升帶寬、降低延遲、優化能效，PCIe 7.0 為 AI、高性能計算（HPC）、數據中心等關鍵領域的持續發展提供了強有力的支撐。

盡管消費級市場的普及可能仍需時日，但 PCIe 7.0 在服務器、數據中心等高性能應用領域的前景毋庸置疑。隨著光纖互連等前沿技術的進步，PCIe 7.0 有望突破傳統銅纜的物理限制，推動計算與互連技術邁向新高度。同時，它確保了 PCIe 生態系統的穩定演進，避免市場碎片化，并為未來更高速互連技術的發展奠定堅實基礎。

近期，是德科技也與各廠商聯合展出了基于PCIe 7.0的測試方案預研，如需了解更多有關 PCIe 7.0的解決方案，請點擊鏈接：PCIe 7.0 互連— PCIe的盡頭會是光嗎？

PCIe6.0的測試方案

在數據密集型計算和人工智能（AI）快速發展的推動下，計算機互連技術正經歷著前所未有的變革。隨著標準的確立和技術的成熟，PCIe 6.0 已經在全球范圍內進入商業化落地階段。2022年1月，PCI-SIG 組織正式發布了 PCI Express 6.0（PCIe 6.0）標準，這次升級堪稱該技術自誕生以來變化最大的一次。

相較于前幾代標準，PCIe 6.0 不僅繼續提升帶寬，還在底層架構和功能特性上進行了革命性改進，使其能夠滿足未來高性能計算、數據中心、人工智能（AI）、汽車、物聯網（IoT）等領域的需求。

圖 1：PCIe 標準的發展

PCIe7.0 正在向高達 128GT/s 和 PAM4 調制的速度發展

PCIe 6.0的帶寬是 PCIe 5.0 的兩倍，達到 1024 Gb/s，最大通道數仍為 16。每個引腳的數據傳輸速率將從 PCIe 5.0 的 32 GT/s 提高到 64 GT/s。從 NRZ 到 PAM4 信號的轉變帶來了新的挑戰。PCIe 6.0 還向后兼容前幾代 PCIe 產品。PCIe 技術已部署在高性能計算、超大規模數據中心基礎設施、人工智能系統、臺式機計算、汽車應用和移動設備等各種產品中。

PCIe 6.0 采用 PAM4 信號編碼，使數據傳輸速率達到 64 GT/s，同時在保持向下兼容的前提下實現了更高帶寬。然而，這也給發射機測試帶來了全新的難題，尤其是在信號完整性和噪聲管理方面。

今天我們將帶您深入了解 PCIe 6.0發射機合規性測試的關鍵挑戰以及 Keysight 如何通過領先技術和自動化解決方案為工程師保駕護航。

PCIe 6.0 發射機測試（TX）的挑戰

PAM4 信號編碼帶來的噪聲問題

相比傳統的 NRZ 信號，PAM4 編碼固有地引入額外約 9 dB 的信噪比下降，這要求測試儀器必須具有極低的噪聲底和高精度測量能力。

高速信號傳輸中的通道損耗

隨著數據速率提升至 64 GT/s，高頻信號在傳輸過程中會遭受更嚴重的通道損耗和衰減，測試時需要準確捕捉并分析信號衰減與失真情況。

多速率測試要求

PCIe 6.0 不僅要求驗證最高速率下的性能，還需要在 64、32、16、8、5、2.5 GT/s 等多個速率下進行測試，確保不同場景下的發射機性能均符合規范。

硅級與系統級驗證難度

測試既要關注芯片內部（硅級）的信號質量，又要驗證整機系統在實際工作環境下的互聯性能，這就需要不同層次的測試方案協同工作。

這些挑戰促使測試設備必須具備高帶寬、低噪聲和自動化測試功能，以確保 PCIe 6.0 發射機能夠精確、穩定地運行并順利通過 PCI-SIG 官方認證。

Keysight 的測試解決方案

Keysight 提供了一整套覆蓋從系統仿真到協議分析的 PCIe 6.0 到 PCIe 7.0測試方案，其中包括針對PCIe 發射機合規性測試的關鍵技術。

圖2：是德科技PCIe解決方案

對 PCIe 6.0 器件進行發射機合規性測試，需要使用示波器測量被測器件（DUT）發送的、數據速率高達 64 GT/s 的 PAM4 信號。研發工程師需要使用大帶寬示波器執行物理層測試、數據鏈路層測試和通用互操作性測試，以確保發射機達到 PCI-SIG 認可的合規性。

圖 3：PCIe 6.0 發射端（TX）一致性測試解決方案

Keysight PCIe 6.0 發射機合規性測試解決方案包括 Keysight PCI Express 驗證許可證套件、先進信號完整性分析軟件、抖動和噪聲分析軟件，以及脈沖幅度調制分析軟件。這些軟件均在大帶寬的 Keysight UXR 系列示波器上運行。工程師需要使用一臺帶寬 > 50 GHz、采樣率不低于 256 GSa/s 的示波器，以便測試 64 GT/s 信號。開發人員可以借助這些工具自動對 PCIe 6.0 器件進行合規性測試，通過分析器件發送的 PAM4 噪聲和抖動性能，從而準確測量被測器件發送的信號，確認其符合 PCI-SIG 標準。

關于是德科技

是德科技（NYSE：KEYS）啟迪并賦能創新者，助力他們將改變世界的技術帶入生活。作為一家標準普爾 500 指數公司，我們提供先進的設計、仿真和測試解決方案，旨在幫助工程師在整個產品生命周期中更快地完成開發和部署，同時控制好風險。我們的客戶遍及全球通信、工業自動化、航空航天與國防、汽車、半導體和通用電子等市場。我們與客戶攜手，加速創新，創造一個安全互聯的世界。