概述
AD9520-2提供多路輸出時鐘分配功能，具有亞皮秒級抖動性能，并且片內集成鎖相環(PLL)和電壓控制振蕩器(VCO)。片內VCO的調諧頻率范圍為2.02 GHz至2.335 GHz。也可以使用最高2.4 GHz的外部3.3 V/5 V VCO/VCXO。
數據表：*附件：AD9520-2 12路LVPECL 24路CMOS輸出時鐘發生器技術手冊.pdf

AD9520-2串行接口支持SPI和I^2^C端口。封裝內EEPROM能夠通過串行接口進行編程，其可存儲用于上電和芯片復位的用戶定義寄存器設置。

AD9520-2具有12路LVPECL輸出，分為四組。任何一路1.6 GHz LVPECL輸出都可以重新配置為兩路250 MHz CMOS輸出。若應用需要LVDS驅動器而非LVPECL驅動器，請參考AD9522-2。每組3路輸出具有一個分頻器，其分頻比（從1至32）和相位失調或粗調時間延遲均可設置。

AD9520-2提供64引腳LFCSP封裝，可以采用3.3 V單電源供電。外部VCO的工作電壓可高達5.5 V。獨立的輸出驅動器電源可以為2.375 V至3.465 V。

AD9520-2的額定工作溫度范圍為?40°C至+85°C標準工業溫度范圍。

應用

• 低抖動、低相位噪聲時鐘分配
• SONET、10Ge、10GFC、同步以太網、OTU2/3/4的時鐘產生和轉換
• 前向糾錯(G.710)
• 為高速ADC、DAC、DDS、DDC、DUC、MxFE提供時鐘
• 高性能無線收發器
• 自動測試設備(ATE)和高性能儀器儀表
• 寬帶基礎設施

特性

• 低相位噪聲鎖相環(PLL)
  • 片內VCO的調諧頻率范圍為2.02 GHz至2.335 GHz
  • 可選外部3.3 V/5 V VCO/VCXO至2.4 GHz
  • 1路差分或2路單端基準輸入
  • 支持最高250 MHz的CMOS、LVDS或LVPECL參考
  • 參考輸入接受16.62 MHz至33.3 MHz晶振
  • 可選參考時鐘倍頻器
  • 參考監控功能
  • 自動/手動參考保持和參考切換模式，恢復式切換
  • 參考間無毛刺切換
  • 從保持模式自動恢復
  • 可選數字或模擬鎖定檢測
  • 可選零延遲工作
• 12路1.6 GHz LVPECL輸出分為4組
  • 每組3路輸出，共享一個帶相位延遲的1至32分頻器
  • 加性輸出抖動低至225 fs rms
  • 分組輸出的通道間偏斜 < 16 ps
  • 可以將每路LVPECL輸出配置為2路CMOS輸出(fOUT ≤ 250 MHz)
• 上電時所有輸出自動同步
• 提供手動輸出同步
• SPI和I^2^C兼容型串行控制端口
• 64引腳LFCSP
• 非易失性EEPROM存儲配置設置

框圖

時序圖

引腳配置描述

典型性能特征

工作原理

這增加了驅動器所需的電壓擺幅，并克服了偏移。差分參考輸入可以由交流耦合LVDS或交流耦合LVPECL信號驅動。

單端輸入可以由直流耦合CMOS電平信號或交流耦合正弦波或方波驅動。為避免單端交流耦合輸入信號停止擺動時輸入緩沖器抖動，用戶可以設置寄存器0x18[7]，將直流偏置點下移140 mV。為增加隔離和降低功耗，每個單端輸入可以獨立斷電。

當選擇差分參考輸入時，差分參考輸入接收器通電；當PLL斷電時，該接收器斷電。當選擇單端參考輸入時，單端緩沖器斷電。當PLL斷電或所選參考獨立斷電時，單端緩沖器斷電。

在差分模式下，參考輸入引腳內部自偏置，因此它們可以接受交流耦合信號。如果差分REFIN由單端信號驅動，未使用的一側（{REFIN}}）應通過合適的電容去耦到靜地。圖43展示了REFIN的等效電路。

晶體模式與差分模式非常相似。用戶通過設置enable XTAL位，并在REFIN和**overline{text{REFIN}}**引腳之間連接一個串聯諧振、基頻切割晶體，來啟用一個穩幅放大器。

參考切換

AD9520 - 2支持雙單端CMOS輸入，以及單差分參考輸入。雙單端參考輸入（REF1引腳和REF2引腳）之間的PLL參考時鐘切換，可確保參考時鐘之間的相位連續性。此功能支持網絡和其他應用，這些應用要求在不出現過多參考時鐘瞬變的情況下切換參考時鐘。與自動保持模式結合使用時，AD9520 - 2可實現最差情況下頻率偏差在±10 ppm以內的參考時鐘切換。

AD9520 - 2在單端模式下具有直流偏移功能。此功能旨在消除參考輸入在交流耦合且參考時鐘不連續時抖動的風險。使用參考切換器時，輸入信號（啟用AD9520 - 2的直流偏移功能時為直流耦合CMOS電平）應具有最小輸入幅度。或者，輸入可以交流耦合且啟用直流偏移功能，但要注意直流偏移功能會增加輸入幅度。

參考切換可以通過寄存器0x01C手動或自動執行，或使用REF_SEL引腳執行。要啟用切換，必須通過將寄存器0x01C的第7位設置為1來禁用保持放大器。如果不滿足此條件，PLL將不會切換。

自動相對切換可通過REFMON引腳啟動。在編程寄存器0x01F為0x07且寄存器0x01C為0x06后，REFMON引腳被編程為在REF1有效時發出高電平信號，在REF2有效時發出低電平信號。當REF1再次有效時，REFMON引腳再次變為高電平，此部分監控鎖定狀態。STATUS引腳也可用于此功能，并且可以確保PLL在切換期間不會接收新選擇的參考時鐘的上升沿。對于與新選擇的參考時鐘對齊的故障切換功能，鎖定到正在切換的參考時鐘是必需的。可以通過禁用寄存器0x01C[7]中的直流偏移功能來禁用此功能。

不支持自動非相對切換。

參考分頻器R

參考輸入被路由到參考分頻器R。R是一個14位計數器，可以設置為0到16,383之間的任何值（通過SPI接口寫入時為0到16,382，因為有1個除法器）。R的輸出除以VCO頻率除以N分頻器得到的PFD輸入。應用的分頻比必須不超過最大值（見規格），以防止PFD處出現反沖。