概述
MAX3523是一款超越DOCSIS 3.1上游發(fā)射要求的可編程增益放大器(PGA)。PGA滿足DOCSIS 3.1雜散限制，同時(shí)在5MHz至204MHz的射頻帶寬范圍內(nèi)發(fā)射68dBmV的組合輸出功率。增益使用SPI 3線接口在60dB的范圍內(nèi)進(jìn)行控制，以1dB為步長(zhǎng)。該器件采用Maxim的高壓CMOS工藝，能夠提供高動(dòng)態(tài)范圍，同時(shí)充分降低+5V電源軌下的功耗。

MAX3523采用20引腳5mm x 5mm x 0.75mm TQFN封裝，工作溫度范圍為0°C至+70°C。
數(shù)據(jù)表：*附件：MAX3523低功耗DOCSIS 3.1可編程增益放大器技術(shù)手冊(cè).pdf

應(yīng)用

• 電纜調(diào)制解調(diào)器(CM)
• 用戶端設(shè)備(CPE)
• DOCSIS 3.1上游(D3.1 US)

特性

• 在符合DOCSIS 3.1要求的同時(shí)提供 +68dBmV輸出功率
• 輸出帶寬范圍：5MHz–204MHz
• 使用5V電源電壓時(shí)的功耗為3.5W
• 可編程電源代碼實(shí)現(xiàn)低功耗操作
• 在調(diào)制解調(diào)器輸出為+65dBmV時(shí)超越了OFDM滿載分配的雜散要求
• 采用帶裸露焊盤(pán)的20L 5mm x 5mm x 0.75mm TQFN封裝

簡(jiǎn)化框圖

電特性

典型操作特性

引腳配置描述

應(yīng)用電路

應(yīng)用信息

電源編碼

該器件的設(shè)計(jì)旨在滿足DOCSIS 3.1的嚴(yán)格線性度要求（功率碼3 ）。使用較低的電源編碼（PC = 2、1或0 ）可降低器件的工作電流。全量程增益編碼之間的增益差異通常小于0.1dB。

發(fā)射禁用模式

在DOCSIS系統(tǒng)中，通過(guò)將TXEN置低，可使MAX3523進(jìn)入發(fā)射禁用模式。在滿足DOCSIS 3.1要求的情況下，應(yīng)在發(fā)送之前將TXEN保持低電平。

如果需要更改增益碼或電源編碼，新的PC或GC碼值應(yīng)在發(fā)射禁用（TXEN低 ）時(shí)進(jìn)行時(shí)鐘控制。MAX3523應(yīng)在SCLK的第12個(gè)上升沿設(shè)置新的工作點(diǎn)。此操作應(yīng)在傳輸突發(fā)之間完成。

輸出電路

輸出電路是一個(gè)漏極開(kāi)路差分放大器。輸出應(yīng)進(jìn)行電阻端接，如典型應(yīng)用電路所示。應(yīng)使用50Ω - 75Ω的射頻變壓器作為器件差分輸出與非平衡75Ω負(fù)載之間的接口。

放大器的性能取決于端接電阻的值。使用典型應(yīng)用電路中所示的R7端接電阻可獲得額定性能。增加該電阻的值會(huì)提高增益并改善信噪比，但會(huì)增加輸出回波損耗。

變壓器的初級(jí)電感可能會(huì)隨溫度變化。應(yīng)提供足夠的初級(jí)電感，以確保在溫度變化時(shí)仍能保持寬帶輸出能力。

輸入電路

MAX3523的差分輸入阻抗為200Ω。但在典型應(yīng)用中，由于需要100Ω差分源匹配，因此需使用一個(gè)200Ω匹配電阻，如典型應(yīng)用電路所示。

該器件具有足夠的增益和線性度，當(dāng)輸入信號(hào)為+31dBmV時(shí)，可產(chǎn)生+68dBmV的輸出電平。如果使用高于+31dBmV的輸入電平，可能會(huì)導(dǎo)致三階互調(diào)失真產(chǎn)物增大。

布局問(wèn)題

精心設(shè)計(jì)的印刷電路板（PCB）是射頻電路的關(guān)鍵部分。為實(shí)現(xiàn)最佳性能，需關(guān)注電源供應(yīng)布局問(wèn)題以及輸出電路布局。MAX3523評(píng)估版（EV）電路板可用作PCB設(shè)計(jì)的參考指南。其電氣性能經(jīng)過(guò)了全面測(cè)試，是優(yōu)秀的參考資料。有關(guān)更多信息，請(qǐng)參考MAX3523評(píng)估套件。

輸出電路布局

盡可能縮短輸出走線長(zhǎng)度。器件與變壓器之間的串聯(lián)電感會(huì)在較高的工作頻率范圍內(nèi)降低性能。為保持輸出網(wǎng)絡(luò)的平衡，請(qǐng)使差分走線的長(zhǎng)度盡可能匹配。

電源供應(yīng)布局

為使器件不同部分之間的耦合最小化，理想的電源供應(yīng)布局是星形配置。這種配置在電源分支節(jié)點(diǎn)處有一個(gè)大容值的去耦電容。電源供應(yīng)走線從該節(jié)點(diǎn)出發(fā)，分別連接到電路的各個(gè)部分。在每條走線的末端放置一個(gè)去耦電容，以提供非常低的阻抗。這種布局可在每個(gè)電源引腳處實(shí)現(xiàn)本地電源去耦。電源走線必須能夠承載最大電流，且不會(huì)產(chǎn)生明顯的電壓降。

外露焊盤(pán)熱特性考量

MAX3523的20引腳TQFN封裝的外露焊盤(pán)（EP）為芯片提供了低熱阻路徑。重要的是，印刷電路板的設(shè)計(jì)應(yīng)使器件安裝在與該低熱阻路徑有熱接觸的位置。如有必要，應(yīng)提供一個(gè)低電感的接地路徑。MAX3523評(píng)估板就是一個(gè)在熱性能和電氣性能方面都能提供最佳效果的示例。