概述
AD6676是一款高度集成的中頻子系統(tǒng)，可數(shù)字化高達(dá)160 MHz的射頻(RF)頻段，并且此頻段在70 MHz至450 MHz中頻(IF)范圍內(nèi)為寬度居中。 與傳統(tǒng)奈奎斯特IF采樣ADC不同，AD6676依靠具有高過(guò)采樣率的可調(diào)諧帶通Σ-Δ型ADC，無(wú)需特定頻段的IF SAW濾波器和增益級(jí)，極大簡(jiǎn)化寬帶無(wú)線(xiàn)電接收機(jī)架構(gòu)。 片內(nèi)正交數(shù)字下變頻后接可選抽取濾波器，可將復(fù)數(shù)的數(shù)據(jù)速率降低至62.5 MSPS至266.7 MSPS范圍內(nèi)便于管理的速率。 16位復(fù)數(shù)輸出數(shù)據(jù)通過(guò)單通道或雙通道JESD204B接口傳輸至主機(jī)，支持的線(xiàn)路速率高達(dá)5.333 Gbps。
數(shù)據(jù)表：*附件：AD6676寬帶中頻接收機(jī)子系統(tǒng)技術(shù)手冊(cè).pdf

應(yīng)用

• 多模、寬帶蜂窩基礎(chǔ)設(shè)施設(shè)備
• 點(diǎn)對(duì)點(diǎn)微波設(shè)備
• 儀器儀表
  • 頻譜分析儀和通信分析儀
• 軟件定義無(wú)線(xiàn)電

特性

• 高瞬時(shí)動(dòng)態(tài)范圍
  • 噪聲系數(shù)(NF)低至13 dB
  • 噪聲頻譜密度(NSD)低至?159 dBFS/Hz
  • IIP3高達(dá)36.9 dBm，雜散音低于?99 dBFS
• 可調(diào)諧帶通Σ-Δ型模數(shù)轉(zhuǎn)換器(ADC)
  • 信號(hào)帶寬：20 MHz至160 MHz
  • 中頻中心頻率：70 MHz至450 MHz
  • 可配置輸入滿(mǎn)量程電平：?2 dBm至?14 dBm
    • 易于驅(qū)動(dòng)的阻性中頻輸入
  • 1 dB增益平坦度，帶外峰化低于0.5 dB
    • 混疊抑制大于50 dB
  • 2.0 GSPS至3.2 GSPS ADC時(shí)鐘速率
    • 片內(nèi)PLL時(shí)鐘倍頻器
  • 16位I/Q速率高達(dá)266 MSPS
• 片內(nèi)數(shù)字信號(hào)處理
  • NCO和正交數(shù)字下變頻器(QDDC)
  • 可選抽取系數(shù)：12、16、24和32
• 支持自動(dòng)增益控制(AGC)
  • 片內(nèi)衰減器范圍為27 dB、步進(jìn)為1 dB
  • 通過(guò)可配置AGC數(shù)據(jù)端口實(shí)現(xiàn)衰減器快速控制
  • 具有可編程閾值的峰值檢測(cè)標(biāo)志
• 單通道或多通道，支持JESD204B
• 低功耗：1.20 W
  • 電源電壓：1.1 V和2.5 V
  • TDD省電高達(dá)60%
• 4.3 mm × 5.0 mm WLCSP

框圖

數(shù)字高速SERDES規(guī)格

數(shù)字CMOS輸入/輸出規(guī)格

引腳配置描述

典型性能特征

等效電路

工作原理

概述

AD6676是一款高度集成且靈活的中頻（IF）子系統(tǒng)，能夠?qū)χ蓄l信號(hào)進(jìn)行數(shù)字化處理。它具備調(diào)節(jié)中頻頻率和帶寬的能力，從而針對(duì)不同的應(yīng)用場(chǎng)景優(yōu)化Σ - Δ ADC的帶寬與動(dòng)態(tài)范圍。為了便于評(píng)估和設(shè)計(jì)，還提供了一款軟件工具，即AD6676EBZ開(kāi)發(fā)平臺(tái)，用于配置和評(píng)估該器件。此工具可存儲(chǔ)SPI初始化和配置序列，以供后續(xù)使用。圖形用戶(hù)界面（GUI）前面板的截圖（圖66）展示了不同的應(yīng)用參數(shù)設(shè)置，這些設(shè)置可對(duì)AD6676進(jìn)行配置。以下討論將深入介紹器件的操作原理，以及這些應(yīng)用參數(shù)對(duì)性能的影響。

圖66. 有助于器件配置和評(píng)估的AD6676 GUI軟件工具截圖

AD6676的功能框圖如圖67所示。其核心是連續(xù)時(shí)間帶通Σ - Δ ADC，工作時(shí)鐘頻率在2.0 GHz至3.2 GHz之間。片上控制器會(huì)根據(jù)用戶(hù)指定的應(yīng)用參數(shù)來(lái)配置Σ - Δ ADC。Σ - Δ ADC可在期望的中頻范圍內(nèi)提供出色的動(dòng)態(tài)范圍和帶外抑制能力，同時(shí)將帶內(nèi)平坦度控制在0.5 dB以?xún)?nèi)。片上時(shí)鐘合成器可提供2.94 GHz至3.2 GHz的Σ - Δ ADC時(shí)鐘。或者，也可提供外部時(shí)鐘，以實(shí)現(xiàn)更低的時(shí)鐘速率或更好的相位噪聲性能。

片上數(shù)字信號(hào)處理模塊包括一個(gè)正交數(shù)字下變頻器（QDDC），其后是可選的抽取濾波器，支持的抽取因子為12、16、24或32。QDDC能夠?qū)?fù)信號(hào)進(jìn)行處理，使其以直流為中心，即零中頻。級(jí)聯(lián)抽取濾波器可去除ADC固有的帶外噪聲以及其他帶外信號(hào)成分，從而將16位復(fù)數(shù)IQ數(shù)據(jù)速率降低至更易于管理的水平，以便通過(guò)單通道或雙通道JESD204B接口傳輸至主機(jī)，該接口支持的速率高達(dá)5.333 Gbps。

AD6676還具備自動(dòng)增益控制（AGC）支持和/或電平規(guī)劃功能。AGC支持功能包括能夠監(jiān)測(cè)Σ - Δ ADC輸出的峰值功率，或監(jiān)測(cè)第一個(gè)內(nèi)部抽取級(jí)后的均方根功率。主機(jī)可通過(guò)配置各種標(biāo)志位來(lái)啟動(dòng)快速AGC操作，這些標(biāo)志位的狀態(tài)可通過(guò)AGCA至AGCI引腳獲取。這些標(biāo)志位可設(shè)置可編程閾值，以指示信號(hào)電平是高于還是低于設(shè)定水平。此外，還提供了一個(gè)步長(zhǎng)為1 dB的27 dB衰減器，用于在初始系統(tǒng)校準(zhǔn)期間進(jìn)行電平規(guī)劃。或者，標(biāo)稱(chēng)0 dBFS滿(mǎn)量程輸入功率引腳（PIN_0dBFS）的 - 2 dBm輸入功率可衰減12 dB，從而進(jìn)一步降低射頻/中頻增益要求。SPI可對(duì)AD6676的眾多參數(shù)進(jìn)行編程，使其能夠針對(duì)各種應(yīng)用進(jìn)行優(yōu)化。