概述
AD9102 TxDAC?和波形發生器是高性能DAC，集成片上模式存儲器，用于復雜波形生成，具有直接數字頻率合成器(DDS)。

該DDS是一個14位輸出、最高180MHz的主機時鐘正弦波發生器，帶24位調諧字，支持10.8Hz/LSB的頻率分辨率。
數據表：*附件：AD9102低功耗、14位、180MSPS、數模轉換器和波形發生器技術手冊.pdf

SRAM數據可包含直接生成的存儲波形、施加于DDS輸出或DDS頻率調諧字的幅度調制模式。

內部模式控制狀態機允許用戶對DAC的模式周期以及DAC信號輸出的周期內起始延遲進行編程。

SPI接口用于配置數字波形發生器，并將模式載入SRAM。

在數字信號傳送至DAC的過程中對信號進行增益調節和失調調節。

AD9102提供出色的交流和直流性能，并支持高達180 MSPS的DAC采樣率。

AD9102具有靈活的工作電源范圍（1.8 V至3.3 V）和低功耗，非常適合便攜式和低功耗應用。

產品特色

1. 高度集成。
   片內DDS和4096 × 14模式存儲器
2. 低功耗。
   DAC采用1.8 V至3.3 V單電源供電
   為低功耗空閑期提供省電模式

應用

• 醫療儀器
• 便攜式儀器
• 信號發生器、任意波形發生器
• 汽車雷達

特性

• 片內4096 × 14位模式存儲器
• 片內DDS
• 功耗（3.3 V、4 mA輸出）
  • 96.54 mW (180 MSPS)
• 休眠模式：<5 mW（3.3 V時）
• 電源電壓：1.8 V至3.3 V
• 差分電流輸出：8 mA（最大值，3.3 V）
• SFDR至奈奎斯特頻率
  • 87 dBc（10 MHz輸出）
• 相位噪聲（1 kHz偏移、180 MSPS、8 mA）：?150 dBc/Hz
• 小尺寸、32引腳、5 mm × 5 mm LFCSP無鉛封裝，3.6 mm × 3.6 mmexposed pad

框圖

引腳配置描述

典型性能特征

工作原理

配置寄存器更新流程

大多數可通過SPI訪問的寄存器都采用雙緩沖。在模式生成期間，一組活動寄存器控制AD9102的操作，而另一組影子寄存器可隨時寫入。影子寄存器配置更新完成后，需將RAMUPDATE（寄存器0xD1）中的位0設為1，才能將寄存器組從影子寄存器傳輸至活動寄存器。無論模式生成器中PAT_STATUS（寄存器0xE1，位1）的狀態如何，都需執行此操作。

RAMUPDATE適用于所有SPI設置，但不適用于4096×14位SRAM寄存器。有關SRAM更新流程，請參閱SRAM部分。由于采用雙緩沖配置，SPI讀操作返回的是影子寄存器中的值，而非活動寄存器中的值。

數模轉換器（DAC）傳輸函數

AD9102 DAC提供差分電流輸出：IOUTP/IOUTN。芯片上生成的數字波形作為DAC的輸入，采用二進制補碼形式。每個數字波形字在輸入到每個DAC內核之前會立即取反。DAC輸入代碼變量（公式1和公式2使用偏移二進制數系統（二進制補碼取反））。

DAC輸出電流計算公式如下：

使用片上**R_{text{SET}}**電阻時，通過啟用自動增益校準功能（詳見自動增益校準部分），可提高DAC增益精度。

電壓基準

AD9102包含一個標稱值為1.0 V的內部帶隙基準電壓V_{text{BG}}。默認情況下，芯片上電時啟用片上基準。使用片上基準時，REFIO端子需使用0.1 μF電容連接到AGND，如圖32所示。

或者，可使用更精確的片外基準替換片上基準。要應用外部基準，需在POWERCONFIG（寄存器0x01，位4）中將REF_EXT設為1，然后將外部基準連接到REFIO引腳。在這種情況下，不需要0.1 μF電容，因為內部基準不會直接影響外部基準。

使用外部基準時，建議關閉內部基準以降低功耗。為此，需在POWERCONFIG（寄存器0x01，位5）中將REF_PDN設為1。外部基準可提供比片上帶隙基準更嚴格的電壓容差和/或更低的溫度漂移。表13總結了基準連接和編程方法。