首先我們需要了解芯片制造環(huán)節(jié)

做?款芯片最基本的環(huán)節(jié)是設(shè)計->流片->封裝->測試，芯片成本構(gòu)成?般為人力成本20%，流片40%，封裝35%，測試5%（對于先進(jìn)工藝，流片成本可能超過60%）。

測試其實是芯片各個環(huán)節(jié)中最“便宜”的一步，在這個每家公司都喊著“Cost Down”的激烈市場中，人力成本逐年攀升，晶圓廠和封裝廠都在乙方市場中“叱咤風(fēng)云”，唯獨只有測試顯得不那么難啃，Cost Down的算盤落到了測試的頭上。

但仔細(xì)算算，測試省50%，總成本也只省2.5%，流片或封裝省15%，測試就相當(dāng)于免費了。但測試是產(chǎn)品質(zhì)量最后?關(guān)，若沒有良好的測試，產(chǎn)品PPM【百萬失效率】過高，退回或者賠償都遠(yuǎn)遠(yuǎn)不是5%的成本能代表的。

芯片需要做哪些測試呢？

主要分三?類：芯片功能測試、性能測試、可靠性測試，芯?產(chǎn)品要上市三大測試缺?不可。

功能測試看芯片對不對？
性能測試看芯片好不好？
可靠性測試看芯片牢不牢？

芯片測試分類

功能測試

是測試芯片的參數(shù)、指標(biāo)、功能，用人話說就是看你十月懷胎生下來的寶貝是騾?是馬拉出來遛遛。

性能測試

由于芯片在生產(chǎn)制造過程中，有無數(shù)可能的引?缺陷的步驟，即使是同?批晶圓和封裝成品，芯片也各有好壞，所以需要進(jìn)行篩選，人話說就是雞蛋?挑石頭，把“石頭”芯片丟掉。

可靠性測試

芯片通過了功能與性能測試，得到了好的芯片，但是芯片會不會被冬天?最討厭的靜電弄壞，在雷雨天、三伏天、風(fēng)雪天能否正常?作，以及芯片能用?個月、一年還是十年等等，這些都要通過可靠性測試進(jìn)行評估。

那要實現(xiàn)這些測試，我們有哪些?段呢？

測試方法：板級測試、晶圓CP測試、封裝后成品FT測試、系統(tǒng)級SLT測試、可靠性測試，多策并舉。

板級測試

主要應(yīng)用于功能測試，使用PCB板+芯片搭建?個“模擬”的芯片?作環(huán)境，把芯片的接?都引出，檢測芯?的功能，或者在各種嚴(yán)苛環(huán)境下看芯片能否正常?作。

需要應(yīng)用的設(shè)備主要是：儀器儀表，需要制作的主要是EVB評估板。

晶圓CP測試

常應(yīng)用于功能測試與性能測試中，了解芯片功能是否正常，以及篩掉芯片晶圓中的故障芯片。CP【Chip Probing】顧名思義就是用探針【Probe】來扎Wafer上的芯片，把各類信號輸?進(jìn)芯片，把芯?輸出響應(yīng)抓取并進(jìn)行比較和計算，也有?些特殊的場景會用來配置調(diào)整芯?【Trim】。

需要應(yīng)用的設(shè)備主要是：自動測試設(shè)備【ATE】+探針臺【Prober】+儀器儀表，需要制作的硬件是探針卡【Probe Card】。

成品FT測試

封裝后成品FT測試，常應(yīng)?與功能測試、性能測試和可靠性測試中，檢查芯?功能是否正常，以及封裝過程中是否有缺陷產(chǎn)?，并且?guī)椭诳煽啃詼y試中用來檢測經(jīng)過“?雪雷電”之后的芯片是不是還能?作。

需要應(yīng)用的設(shè)備主要是：?動測試設(shè)備【ATE】+機械臂【Handler】+儀器儀表，需要制作的硬件是測試板【Loadboard】+測試插座【Socket】等。

系統(tǒng)級SLT測試

常應(yīng)用于功能測試、性能測試和可靠性測試中，常常作為成品FT測試的補充而存在，顧名思義就是在?個系統(tǒng)環(huán)境下進(jìn)行測試，就是把芯片放到它正常?作的環(huán)境中運行功能來檢測其好壞，缺點是只能覆蓋?部分的功能，覆蓋率較低所以?般是FT的補充?段。

需要應(yīng)用的設(shè)備主要是：機械臂【Handler】，需要制作的硬件是系統(tǒng)板【System Board】+測試插座【Socket】。

可靠性測試

主要就是針對芯片施加各種苛刻環(huán)境，比如ESD靜電，就是模擬人體或者模擬?業(yè)體去給芯片加瞬間大電壓。再?如老化HTOL【High Temperature Operating Life】，就是在?溫下加速芯片?化，然后估算芯片壽命。還有HAST【Highly Accelerated Stress Test】測試芯片封裝的耐濕能力，待測產(chǎn)品被置于嚴(yán)苛的溫度、濕度及壓力下測試，濕?是否會沿者膠體或膠體與導(dǎo)線架之接?滲?封裝體從而損壞芯片。當(dāng)然還有很多其他?段，不一而足。

需要應(yīng)用的設(shè)備主要是：各類可靠性試驗設(shè)備，如高速壽命試驗箱、高低溫交變濕熱試驗箱、回流焊機等。

主要測試手段

總結(jié)與展望

芯片測試絕不是?個簡單的雞蛋里挑石頭，不僅僅是“挑剔”“嚴(yán)苛”就可以，還需要全流程的控制與參與。

從芯片設(shè)計開始，就應(yīng)考慮到如何測試，是否應(yīng)添加DFT【Design for Test】設(shè)計，是否可以通過設(shè)計功能自測試【FuncBIST】減少對外圍電路和測試設(shè)備的依賴。

在芯片開啟驗證的時候，就應(yīng)考慮最終出具的測試向量，應(yīng)把驗證的Test Bench按照基于周期【Cycle base】的?式來寫，這樣?成的向量也更容易轉(zhuǎn)換和避免數(shù)據(jù)遺漏等等。

在芯片流片 Tapout階段，芯片測試的方案就應(yīng)制定完畢，ATE測試的程序開發(fā)與CP/FT硬件制作同步執(zhí)行,確保芯片從晶圓產(chǎn)線下來就開啟調(diào)試，把芯片開發(fā)周期極大的縮短。

最終進(jìn)入量產(chǎn)階段測試就更重要了，如何去監(jiān)督控制測試良率，如何應(yīng)對客訴和PPM的情況，如何持續(xù)的優(yōu)化測試流程，提升測試程序效率，縮減測試時間，降低測試成本等等。

所以說芯片測試不僅僅是成本的問題，其實是質(zhì)量+效率+成本的平衡藝術(shù)!

聲明：

本號對所有原創(chuàng)、轉(zhuǎn)載文章的陳述與觀點均保持中立，推送文章僅供讀者學(xué)習(xí)和交流。文章、圖片等版權(quán)歸原作者享有，如有侵權(quán)，聯(lián)系刪除。