DesignCon會議自舉辦以來一直都為我們帶來業內最新的PCB layout和仿真軟件工具。在DesignCon 2018期間，我有幸采訪了Cadence的產品工程師Sam Chitwood先生。 Chitwood先生向我們解釋了Cadence? Sigrity?的仿真軟件如何允許用戶在設計的早期階段就作出決定，以及這樣做如何有助于優化電源分配網絡的設計并確保復雜PCB中的信號完整性。

Kelly Dack

現在我和Sam Chitwood都在DesignCon會議上。我了解到現在Sigrity工具可以解決電源完整性方面的一些問題。我們先來聊一聊設計師和工程師在電源完整性方面遇到了哪些問題好嗎？

Sam Chitwood

電源完整性問題有兩個不同的方面：直流和交流。前者要求從根本上為器件提供充足的直流電源。就像你過去使用的移動電子設備一樣，必須要有電池——一個直流電源。直流問題的起因在于大電流和布線金屬不足的共同作用。

交流電源的完整性可以從頻域和時域兩方面考慮。在頻域中，我們力求在相關帶寬上獲得平坦的阻抗分布。在時域中，以許多正在切換的I/O為例：如果它們的電源由于噪聲較大而不穩定，那么噪聲將在這些輸出上表現為信號衰減。這種現象稱為同步開關噪聲（簡稱SSN），由此說明了電源完整性問題是如何影響信號完整性問題的。 Sigrity工具的特殊之處就在于它們可以在時域和頻域兩個方面同時進行信號、電源和地仿真。

Kelly Dack

仿真發生在前端、后端、還是兩者均可呢？請告訴我們它最適用的地方。

Sam Chitwood

以往，大多數電源完整性仿真都是在布局后，接近設計周期的末期進行的。但是顯然這種做法并不理想。設計末期的每個人都很繁忙，幾乎沒有人有足夠的時間去執行優化設計或降低成本。PI工程師更是幾乎沒有時間去執行驗收分析以判斷設計的好壞。

實際上，過去兩年我們一直在做的就是實現設計上的“左移/前移”（我的同事Brad Griffin喜歡使用這個形象的稱呼）。意即：如何將所有類型的仿真分析移到設計周期的早期？以下是從原理圖角度的一個示例：電源網絡是否有足夠的去耦電容？是否有正確的去耦電容？這些問題恐怕大多數原理圖設計工程師都無法回答。我們的目的就是把以往僅在設計周期即將結束時才做的工作、那些PI專家幾乎沒有充足時間去進行檢查的工作，提前到設計周期早期來做，并開放給設計工程師和layout工程師來協助完成。那么問題來了，你認為提前到設計周期早期協助完成電源完整性工作意味著什么？

Kelly Dack

“提前”對我來說，大概意味著從電路原理圖階段入手。

Sam Chitwood

沒錯，我們的目標是從一開始就讓原理圖設計人員參與進來。他們需要一種簡便、快捷的自動化方式來提供有用的可操作的信息。例如，是否選擇了正確的去耦電容？原理圖設計人員一開始就需要這些信息，而不是讓PI專家在最后緊要關頭說“你選擇的去耦電容一直都是錯的”。這樣的話，設計人員就必須進行返工。而從電源分配布線的角度來看，這相當于要全部重做了。顯然，代價是非常昂貴的。

Kelly Dack

對于那些可能沒有接受過仿真培訓的新手而言，請解釋一些仿真的要素，比如元件、數據表以及我們要尋求什么結果。

Sam Chitwood

對于一個可能是仿真新手的layout工程師來說，我們用一個很好的例子來解釋他都能夠做些什么。在我們的軟件里，PDN電感檢查是非常容易獲取的，絕對不需要電氣模型。Layout工程師需要的僅僅是包含正確層疊和指定電源網絡名稱的layout數據庫。通過這些信息，我們的軟件可以自動識別元件名稱以及它們的位置。至于 IC器件，我們解決了IC與其每個去耦電容之間的環路電感。這么做的目的很簡單，結果也很直觀：識別所有異常的去耦電容。在確定具體問題之后，layout設計人員可以檢查是否有不正確的布線或者是否有去耦電容被放置得太遠。這些去耦電容是否需要被移動或從頂層換到底層等等。這些問題都可以很快被發現并提前進行糾正。

Kelly Dack

你這里說的“提前“就不是指原理圖設計階段了吧？

Sam Chitwood

是的，我剛剛說的例子適用于layout設計人員。現在，讓我們“前移/左移”到原理圖設計人員。正如我之前提到的，原理圖設計人員需要在一開始沒有可用layout的情況下就知道應該選擇哪些去耦電容。而這一關鍵在于PDN的目標阻抗。我們倡議為系統客戶提供芯片的IC供應商提供目標阻抗數據，以便原理圖設計人員據此設計出恰好合格的性能方案。由于沒有目標阻抗數據參考，原理圖設計人員從根本上受困于“過猶不及“的兩難境地。正如有些設計師所說的：“我可以繼續添加去耦電容，并且可以繼續提高性能，但是該提高到什么程度呢？”沒有目標阻抗，就沒有辦法真正知道設計是否達成，更沒有辦法判定設計的好壞。這種情況通常會導致過度設計去耦電容和不必要的BOM成本。

Kelly Dack

那好，我們獲得了一個目標阻抗，并且我們早在原理圖階段就使用了仿真分析工具。那么我們何時可以確定添加額外的板層會提高電源完整性呢？請告訴我們，如何運用Sigrity工具來確定層疊和板層。

Sam Chitwood

PDN層疊設計是一個很好的介于原理圖和layout兩者之間的設計區域。我們將此稱為PDN的預布局。

Kelly Dack

因為我們輕易就可以在設計中添加一層。但是我們如何知道這會在多大程度上幫助我們實現成本合理化呢？

Sam Chitwood

PDN預布局是我們創建的工作流程之一，可以幫助指導用戶選擇層疊和PDN層分配。用戶選擇將電源層放置在層疊的頂部或是底部、以及選擇在頂部或底部表面放置去耦電容，都會對性能造成差異極大的影響。這些關鍵決策都是我們的工具可以自動化仿真分析，并且生成去耦電容配置準則。在這里，不要將這些去耦電容準則視為強制規定，而應將其視為基于分析基礎的建議。我們提供了三種去耦電容推薦列表：頂層、底層以及電路板背面元器件下方的去耦電容。基于這三種預布局去耦電容的配置列表，layout工程師便清楚知道要做什么了。該方法比傳統的“盡可能靠近元器件放置去耦電容”的經驗法則要優越很多。

Kelly Dack

這可以讓layout設計人員根據設計中的其它目標參數來進行布局設計。例如，很多設計都是力求單面組裝，因此設計人員知道成本是多少、知道將元件和電容作為單獨的部件添加到電路板背面的成本。但他是否也知道這提升了多少性能，能否做個成本分析？

Sam Chitwood

當然可以。我們工具獨一無二的特點之一就是能夠將成本信息納入去耦電容優化分析。在同類型的工程工具中，允許用戶在電氣性能與BOM成本之間進行權衡決策的產品并不常見。而我們的產品可以讓用戶知道每個元件成本、裝配成本以及BOM庫存成本（或是在裝配期間存儲該元件的成本），從而進行成本分析。

Kelly Dack

本次展會上很多與會者都十分關心高速信號和信號完整性問題，但也有設計工程師在應對、處理所有的“設計制約因素”。我們現在有“控制成本設計”參數，有“可制造/生產性設計”約束。我們談到了諸如把元器件放在電路板的這一邊或另一邊之類的問題；DFX，或叫“卓越設計”。你們的工具則可以直接解決成本問題。

Sam Chitwood

是的，直接從去耦電容BOM的角度來看，或者間接從層疊和DC直流電源的角度來看都可以解決成本問題。

Kelly Dack

那么作為結束話題，我們不妨來討論下關于DC直流電源。DC直流電源是個很大的話題。

Sam Chitwood

據我所知，Cadence Sigrity PowerDC? 是第一個將電和熱組合到一個協同仿真環境中的技術工具，僅僅只需一個按鈕，用戶就可以在同一個GUI界面內獲得電結果和熱結果。可以想象，這項技術會有多么炙手可熱。例如，一個特定的過孔可以允許通過多大電流？將10安培從一層移動到另一層需要多少個過孔？ Sigrity技術是該領域應用的先驅。

Kelly Dack

因為是電源相關，因此也是熱相關的？

Sam Chitwood

是的，電和熱是緊密相關的。開玩笑地說，你永遠不想看到一封提到“火”的電子郵件。我看到過客戶們用其他一些創造性的方式向管理層描述他們所遇到這個情況。例如，對于一個器件，他們可能會說發生了“放熱事件”。另一個很好的例子是PCB的“光炭化”，但我個人最喜歡的是“過孔炸彈”。

Kelly Dack

我從未聽說過這些。不過我們常說：“如果它變暖，沒關系；如果它變熱，也沒關系；但當它冒煙時，就意味著失敗了。”

Sam Chitwood

同意！我們有一位客戶來找我們就是為了熱問題：他們發生了級聯故障，導致電路板上的過孔熔化。他們認為他們有足夠數量的過孔，但分析顯示這些過孔并未正確放置。

Kelly Dack

電路板材料通常不被制造或設計成擁有處理熱問題的能力。熱是電路板的大敵。無論是否“爆炸”，Z軸熱膨脹對于過孔來說都十分糟糕。

Sam Chitwood

我們要記住FR-4中的“FR”代表阻燃，并不防火！

Kelly Dack

您還有什么要告訴大家的嗎？

Sam Chitwood

Cadence近期發布了新的電源完整性實用技術Allegro PowerTree? 工具。該工具可在原理圖設計人員、layout設計人員和PI專家之間共享PI分析的新的生態系統。我們希望真正實現PI方法的自動化，在該方法中，所有這三種用戶都可以為PDN分析做出貢獻，最終在預算和截至日期內實現設計優化。

Kelly Dack

請向我們介紹下PowerTree?工具以及它是如何處理PI問題的。

Sam Chitwood

我們的目標是實現直流和交流仿真的自動設置，讓過去非常復雜的問題變得非常簡單。例如，大型服務器主板上的電源部分可能非常復雜，有數十個與之關聯的網絡名稱。這些網絡名稱并不易讀，因為它們是自動生成的、隨機的文本字符串。顯然，任何人都不愿意跟蹤這些名字。PowerTree?工具能夠自動識別從源到全部負載的所有電源網絡，實現元件，例如濾波電感、電阻、電容的自動識別與分配型號；還可實現自動應用檢測約束，例如每個引腳的壓降和目標阻抗。而仿真過程實際上也僅僅只需幾個按鈕就可以自動完成。

Kelly Dack

哇，聽起來很簡單。

Sam Chitwood

是的，無論從DC直流還是AC交流的角度來看都是這樣的。我相信你知道Cadence是以基于信號完整性規則約束下的布線而聞名的。我們希望在電源完整性方面做出同樣的成就。我們有許多類型的DC約束和AC目標阻抗約束。只要提供了這些限制條件，那么從原理圖階段到整個設計周期直至電路板驗收的各個環節，PCB設計人員都可以保證得到正確的電源分配。

最后，我們在DesignCon有一家IC供應商介紹了他們如何為PCB客戶提供目標阻抗的流程。我們希望能廣泛傳播這種方法，以便整個行業都可以從中受益。