為了能夠取得更高的帶寬,新版本的PCI Spec將PCI總線提高到了64-bit并將頻率提高到了66MHz,最高支持533MB/s。下圖描述的是一個典型的66Mhz,64-bit的PCI系統結構圖。
前面的文章介紹過,PCI總線采用了Reflected-Wave Signaling技術,因此總線頻率的提高,必然會導致總線負載能力的降低。結果就是,66MHz 64-bit的PCI總線只能支持一個PCI插卡設備(算作兩個PCI設備,插槽和PCI卡各算一個)。為了增加整個系統的PCI設備數,就不得不去增加額外的PCI橋,這又進一步增加了功耗,提高了成本。此外,64-bit的PCI總線由于增加了很多的引腳,導致66MHz 64-bit的PCI總線的穩定性降低,對PCB的設計提出了更高的要求,也限制了其廣泛應用。
此外,由于PCI總線采用的是non-registered輸入,這要求輸入信號的建立時間至少要有3ns,而66MHz的時鐘下,周期為15ns,剩余的12ns基本上都被Reflected-Wave Signaling給消耗了。因此,66MHz基本上算是PCI總線的頻率的上限了。
在PCI-X總線中,為了解決上訴問題,PCI-X總線將所有的輸入信號都先用寄存器打一拍,此時對輸入信號的建立時間的要求就不在那么苛刻了,因此PIC-X總線可以運行在更高的頻率上(100MHz,甚至133MHz)。
-
負載
+關注
關注
2文章
578瀏覽量
34510 -
PCI
+關注
關注
4文章
672瀏覽量
130494 -
頻率
+關注
關注
4文章
1536瀏覽量
59409 -
功耗
+關注
關注
1文章
828瀏覽量
32103
原文標題:【博文連載】PCIe掃盲——66MHz的PCI總線與其技術瓶頸
文章出處:【微信號:ChinaAET,微信公眾號:電子技術應用ChinaAET】歡迎添加關注!文章轉載請注明出處。
發布評論請先 登錄
相關推薦
評論