AI驅動的數字/模擬流程、多芯片集成創新以及廣泛的IP產品組合可提供業界領先的性能、功耗和面積（PPA）優勢

基于Synopsys.ai，為臺積公司A16和N2P工藝的數字和模擬設計流程提供了優化的性能和快速的模擬設計遷移

針對臺積公司A14工藝啟動EDA流程開發的早期合作

新思科技廣泛的基礎和接口IP產品組合針對臺積公司N2/N2P工藝實現業界領先的低功耗

業界領先的完整IP解決方案支持HBM4、1.6T以太網、UCIe、PCIe 7.0和UALink等前沿標準，可在數據密集型異構SoC中實現高帶寬接口

新思科技近日宣布持續深化與臺積公司的合作，為臺積公司的先進工藝和先進封裝技術提供可靠的EDA和IP解決方案，加速AI芯片設計和多芯片設計創新。

新的合作成果包括由Synopsys.ai驅動、經過認證的數字和模擬流程，專門針對臺積公司A16和N2P工藝，可顯著提升設計生產力并實現設計優化，以及針對臺積公司A14工藝的EDA流程已啟動初期開發。雙方還攜手基于現有的N3P設計解決方案，推進臺積公司全新公布的N3C技術的工具認證。此外，新思科技可提供針對臺積公司先進工藝上的完整、經過硅驗證的IP解決方案，助力開發者以業界領先的卓越性能和低功耗將必要的功能快速集成到他們的下一代設計中。

新思科技戰略與產品管理高級副總裁Sanjay Bali：“新思科技和臺積公司正通過為先進工藝提供優化的任務關鍵型EDA和IP解決方案，攜手推動半導體行業加速埃米級設計創新。我們共同提供面向未來的解決方案，助力開發者能夠突破技術邊界，實現設計目標，并更快地將產品推向市場?！?/p>

臺積公司先進技術業務開發處資深處長袁立本：”提升先進SoC設計質量并加速產品上市是臺積公司與新思科技長期合作的核心。我們與包括新思科技在內的開放創新平臺（OIP）設計生態系統合作伙伴緊密協作，這對于為我們的共同客戶提供認證流程和高質量IP至關重要，以助力他們在臺積公司的先進工藝上達到或超越他們的設計目標?！?/p>

針對臺積公司的埃米級工藝快速啟動設計

新思科技的模擬和數字流程已通過臺積公司A16和N2P工藝認證，提供優化的結果質量并加速模擬設計遷移。經過認證的背面布線能力支持客戶利用臺積公司A16工藝，改善功耗分布和設計性能?；谀Ｊ降囊_訪問方法已針對臺積電N2P和A16節點進行了進一步增強，可實現更具競爭力的面積結果。為了進一步優化臺積電N2P設計，新思科技Fusion Compiler增強了頻率優化（Fmax）引擎和智能合法化技術，以提高設計性能。

此外，新思科技針對臺積公司在A14工藝上持續開發EDA流程的深入合作表明，新思科技將繼續致力于優化EDA流程，以助力實現穩健的高性能設計。

新思科技IC Validator簽核物理驗證解決方案，包括設計規則檢查（DRC）和布局與原理圖對比檢查（LVS），已通過A16和N2P工藝認證。此外，IC Validator的高容量彈性架構可無縫擴展PERC規則，顯著提升臺積公司N2P ESD驗證效率并縮短周轉時間。

通過行業廣泛的接口和基礎IP產品組合降低風險

新思科技為臺積公司的N2/N2P工藝提供行業領先的接口和基礎IP解決方案，為先進的HPC、邊緣和汽車芯片提供業界領先的性能和低功耗，且已經被多家客戶采用。隨著新思科技IP在數千個設計中成功部署，新思科技和臺積公司將繼續幫助共同客戶降低集成風險，同時滿足嚴格的功耗、性能和面積目標。新思科技的完整、經過硅驗證的IP解決方案涵蓋1.6T以太網、PCIe 7.0、UCIe、HBM4、USB4、DDR5、LPDDR6/5X/5和MIPI等行業領先標準，以及嵌入式存儲器、邏輯庫和IO，為一次性流片成功提供了一條低風險途徑。

此外，新思科技已擴展其IP解決方案組合，包括基于標準的UALink及基于行業領先的PCIe和以太網IP構建的Ultra Ethernet IP。新思科技經過硅驗證的224G PHY IP是高性能計算（HPC）系統的支柱，已展現出包括光纖和銅連接在內的廣泛生態系統互操作性，為即將到來的標準實現先進HPC和AI芯片的提前啟動。