概述
ADuM4121/ADuM4121-1為2 A隔離式、單通道驅動器，采用ADI公司的iCoupler?技術提供精密隔離。ADuM4121/ADuM4121-1提供5 kV rms隔離，采用8引腳寬體SOIC封裝。這些隔離器件將高速CMOS與單芯片變壓器技術融為一體，具有優于脈沖變壓器和柵極驅動器組合等替代器件的出色性能特征。

ADuM4121/ADuM4121-1采用2.5 V至6.5 V輸入電壓工作，可與較低電壓系統兼容。與采用高壓電平轉換方法的柵極驅動器相比，ADuM4121/ADuM4121-1的輸入與輸出之間具有真電氣隔離優勢。

ADuM4121/ADuM4121-1集成內部米勒箝位，在2 V時可在柵極驅動輸出的下降沿上激活，提供具有較低阻抗路徑的驅動柵極，以減少米勒電容感應導通的可能性。

有很多選項可用于熱關斷使能或禁用。因此，ADuM4121/ADuM4121-1可在各種開關電壓范圍內對絕緣柵極雙極性晶體管(IGBT)/金屬氧化物半導體場效應晶體管(MOSFET)配置的開關特性進行可靠控制。
數據表：*附件：ADuM4121 ADuM4121-1集成內部米勒箝位的高壓、隔離式柵極驅動器，具有熱關斷功能的2A輸出技術手冊.pdf

應用

• 開關電源
• 隔離式IGBT/MOSFET柵極驅動器
• 工業逆變器
• 氮化鎵(GaN)/碳化硅(SiC)功率器件

特性

• 峰值輸出電流：2 A (<2 Ω R DSON )
• 2.5 V至6.5 V輸入
• 4.5 V至35 V輸出
• 欠壓閉鎖(UVLO)：2.5 V VDD1
• VDD2上提供多個UVLO選項
  • A級：VDD2上的UVLO：4.4 V（典型值）
  • B級：VDD2上的UVLO：7.3 V（典型值）
  • C級：VDD2上的UVLO：11.3 V（典型值）
• 精密時序特性
• 隔離器和驅動器傳播延遲：53 ns（最大值）
• CMOS輸入邏輯電平
• 工作結溫最高可達：125°C
• 高共模瞬變抗擾度：>150 kV/μs
• 默認低電平輸出
• 內部米勒箝位
• 安全和法規認證（申請中）
  • UL認證符合UL 1577
  • 1分鐘5 kV rms，SOIC長封裝
• CSA元件驗收通知5A
• 符合VDE標準證書（申請中）
• DIN V VDE V 0884-10 (VDE V 0884-10)：2006-12
• VIORM = 849 V峰值
• 8引腳寬體SOIC封裝

框圖

引腳配置描述

典型性能特征

工作原理

在期望開關器件的柵極具備快速上升沿的情況下，需要用到柵極驅動器。對于大多數增強型功率器件，其柵極信號需參考源極或發射極節點。由于驅動電路的控制信號與柵極驅動器的輸出之間必須實現隔離，所以在半橋等拓撲結構中，源極或發射極節點會出現擺動。開關時間取決于驅動強度。緩沖級采用互補金屬氧化物半導體（CMOS）推挽結構，可減少總延遲時間，并增強驅動器的最終驅動強度。

ADuM4121/ADuM4121 - 1 通過高頻耦合器實現控制側與柵極驅動器輸出側之間的隔離，該耦合器借助由聚酰亞胺絕緣層分隔的芯片級變壓器線圈來傳輸數據。ADuM4121/ADuM4121 - 1 采用的編碼方案是正邏輯開關鍵控（OOK），即高電平信號通過載波頻率的存在來傳輸，該載波頻率為芯片級變壓器線圈的 iCoupler 頻率。正邏輯編碼確保當柵極驅動器的輸入側未通電時，輸出為低電平信號。低電平狀態會驅動大多數安全增強模式電源器件，適用于可能出現直通情況的電路結構。該架構旨在實現高共模瞬變抗擾度，以及對電噪聲和磁干擾的高抗擾性。輻射發射通過擴頻 OOK 載波以及差分線圈布局等其他技術得以降低。圖 20 展示了 ADuM4121/ADuM4121 - 1 采用的編碼方式。

應用信息

印刷電路板（PCB）布局

ADuM4121/ADuM4121 - 1數字隔離器無需用于邏輯接口的外部接口電路。需要進行電源旁路，如圖21所示，在輸入和輸出電源引腳處使用0.01 μF至0.1 μF的小陶瓷電容進行高效旁路。在輸出電源引腳VISO2上，建議額外添加一個10 μF的電容，為ADuM4121/ADuM4121 - 1驅動輸出提供所需的電荷。在輸出電源引腳處，應避免使用過孔，或使用多個過孔來降低旁路時的電感。較小電容兩端與輸入或輸出電源引腳之間的總引腳長度不得超過20毫米。

V+和V - 工作原理

ADuM4121/ADuM4121 - 1有兩個驅動輸入V+和V - ，用于控制IGBT柵極驅動輸入VGOUT 。V+和V - 引腳均接受CMOS電平信號。通過將V+引腳置高或V - 引腳置低來控制輸入邏輯。當V - 引腳為低電平時，V+引腳接受正邏輯。如果V+保持高電平，V - 引腳接受負邏輯。更多詳細信息見圖23。

傳播延遲相關參數

傳播延遲是描述邏輯信號通過一個元件所需時間的參數。到邏輯0輸出的傳播延遲可能與到邏輯1輸出的傳播延遲不同。ADuM4121/ADuM4121 - 1的傳播延遲如圖24所示。上升時間tRise定義為輸出從輸入高邏輯閾值VIH上升到10%閾值的時間。同樣，下降時間tFall定義為輸出從輸入下降邏輯低電壓閾值VIL下降到90%閾值的時間。上升和下降時間取決于負載條件，且通常不包含在傳播延遲中，因為它們并非柵極驅動器的標準特性。

通道間匹配是指單個ADuM4121/ADuM4121 - 1器件內各通道之間傳播延遲的最大差異量。

傳播延遲偏差是指在相同條件下工作的多個ADuM4121/ADuM4121 - 1器件之間傳播延遲的最大差異量。

欠壓鎖定（UVLO）

ADuM4121/ADuM4121 - 1對器件的初級側和次級側均設有欠壓鎖定保護。如果初級側或次級側電壓低于欠壓鎖定下降沿閾值，器件輸出將為低電平信號。在ADuM4121/ADuM4121 - 1上電后，上升沿欠壓鎖定閾值使器件能夠輸出找到輸入信號。該器件內置遲滯特性，可抵御小電壓源紋波。初級側欠壓鎖定閾值在所有型號中通用。次級輸出欠壓鎖定閾值有三種選項，列于表12中。