先給大家分享一個測試設計的職位描述：

Job Function: Definition, architecture, modeling, verification, bring-up, debug and support of structural test for achievement of high defect coverage of microprocessor designs from product definition through production.

Responsibilities:

? Define, model and verify DFT features.
? Utilize industry-standard ATPG tools to generate patterns and verify them.
? Simulate/verify DFT patterns using Verilog VCS.
? Bring-up and debug DFT patterns on the ATE.
? Develop, implement and support DFT methodologies.
? Proficient with at-speed scan architectures, memory BIST and/or logic BIST.
? Proficient with coding/scripting using Perl.
? Mentor less senior DFT engineers and lead their efforts in achieving project objectives.
? Collaborate with engineering professionals across the company in order to advance the state of the art of DFT and test practices at AMD.

Preferred Experience:

? Master of EE or above. 4+ years DFT experience.
? Experience in microprocessor design or experience in handling complex SOC designs.
? Knowledgeable about industrial standards in DFT such as LBIST/JTAG/MBIST.
? Knowledgeable about ATE testers and ATPG standard practices.
? Expert knowledge of Verilog, RTL, Verilog simulators and waveform debugging tools.
? Good debugging capability with both RTL and gate-level simulations.
? Good communication skills and the ability to work with geographically distributed design sites.

可以看出要求很多。一些剛進入電路行業的人會認為測試相關的事情技術含量很低啊，當然測試間的操作員是要做很多重復性勞動。但是測試設計完全是另一回事。大些的企業里，測試設計工程師跟測試工程師是2個不同職位。前者主要負責制定測試策略，添加測試電路，生成測試向量，協助后者調通測試程序。后者主要在機臺上調通程序，處理量產中測試相關問題，分析失效原因，協助其他工藝提高良品率。小點的公司可能2件事情同一個人做，或者干脆由管綜合的人做前者的事情，后者由工廠相關人員協助完成。由于大部分公司做的產品可靠性要求不高，所以很多時候只是在芯片上運行一下功能測試的程序，不需要做全面的掃描，對測試設計的專業性也就沒那么高。另外很多公司甚至沒有量產經歷，導致真正水平較高的測試設計人員很難找到。一般來說做測試設計的人員都是有過一段時間邏輯電路設計經驗的，測試工程師大部分是半導體廠直接招的畢業生練出來的。如果有公司要染指利潤，可靠性要求較高的汽車電子，航空電子，最重要的是要有夠水平的測試設計人員。

數字電路方面基本就這些崗位，模擬電路的崗位基本也就電路設計跟版圖設計，一個電路公司里邊如果有小妞，基本會出現在畫版圖的位置上，不過這些也基本是屌絲女，白富美基本不會光顧這種行業。下面看看這2種崗位的需求。

Position Description

Analog IC designer - responsible for the design and development of analog/mixed signal IC circuit blocks from initial concept/specification through final verification of conformance to customer specifications.Background should demonstrate good problem solving skills, excellent analog aptitude, communication skills, and ability to work cooperatively in a team environment.The candidate would become part of analog IC design team creating leading edge IP (ADC's; DAC's; PLL's; SerDes) in leading edge processes (28nm and below).

Position Requirements

Must be familiar with design concepts for some basic analog functions including some of the following: data conversion, switched-capacitor circuits, op-amps, comparators, voltage and current references, phase-locked loops. Must be proficient in using CAD tools for circuit simulation, verification, and layout. 2-3 years employment or intern epxerience.Postion is also open to high performing recent EE graduate who has completed coursework that includes analog design.

版圖工程師

Key Areas of Responsibility:
? Technical tasks involved are full customer layout design， layout check and verification.

Required knowledge, skills, abilities:
? Understanding the basic process and device knowledge. It is preferred to have knowledge on HV process/device.
? Familiar with layout tools, verification tools, command file based on cadence environment.

Additional knowledge, skills, abilities, certifications:
? Understanding basic IC design knowledge, especially in analog IC. Knowing of ESD and latch-up related will be considered a plus.

Required education and experience:
? At least Bachelor degree is required. More than one year of prior experience in full-custom –design analog IC layout is necessary. Layout experience in Power management IC with HV process is preferred.

現在畫模擬版圖電路基本都是cds的輸入仿真工具，外加mentor的驗證工具，現在模擬電路設計基本停留在cad階段，eda還處在概念期，所以對人員經驗要求較高。很多公司對有經驗的電路工程師的定義是8年以上，可見這個崗位成才挺慢。做模擬電路需要對電路理論，半導體制程都有些了解，如果做高頻電路，還要懂電磁波跟信號處理方面的東西，這些東西上大學期間不要說學生能夠完全搞清楚的沒幾個，即使大部分教這些課程的叫獸僵尸，也只不過能把課本念熟練，真正完全理解的也不多見。所以真正有水平的模擬電路設計師，尤其是射頻集成電路設計的，即使世界范圍內也是稀缺資源。當然國內現在也有不少在做模擬電路的，但是大部分是做電源管理芯片，這個大概算模擬電路中的入門產品吧，甚至有些小公司直接翻抄版圖，也能出些產品。整體來說，這個崗位屬于需求大于供給的，即使水平一般，也不愁沒地方工作，除非鬧經濟危機所有公司都裁員的時候。這個工作如果能把需要學的都完全搞明白了，其實勞動量也就是算一下電路參數，做個仿真，指導一下版圖，屬于所有崗位里最輕松的，不過想能搞明白電路各種參量的關系，也絕非易事。

畫模擬版圖的貌似跟電路設計正好相反，很多新招聘的版圖員甚至不知道啥是三極管，然后被培訓幾天后就練習抄版圖，然后熟練了逐漸自己設計。這個職位基本只要明白各層次之間關系，不是色盲，手腳夠快，基本就能很快上手。不過這個職位也是所有職位里邊最辛苦的，要看著花花綠綠的顯示器不停的調整各個線條，而且版圖設計時間壓力一般也很大。一些私營公司的畫圖小妹甚至會被老板罵哭。這個職位可以說是最有屌絲氣息的一崗位，當然如果熬出來收入也還不錯，只是這個活計實在太費眼。

現在大部分電路都是數模混合，全芯片整合用數字設計流程，所以很多模擬電路設計都是設計模塊，然后集成進芯片，由于模擬部分尚且沒有標準的驗證流程，也不能像數字電路那樣放進fpga先跑跑看，而且模擬電路的測試設計也沒有明確規范，所以集成在一起的芯片大部分問題是由于模擬電路部分。相信隨著設計方法的改善與分工的細化，模擬電路方向會有更復雜的分工。

再來說說做數字后端版圖的大概情況

Job Description:
· Interface with IC Design/Verification team (timing and power constraints definition)
· Writing, running, optimization of logic and physical synthesis scripts
· In-depth knowledge of STA.Ablility to handle timing analysis for multiple modes and corners
· Physical design Floor planning, place & route, clock tree synthesis, routing cleanup
· Power IR & EM analysis
· Parasitic extraction/SPEF/SDF generation
· Physical Verification (DRC, ERC, LVS, ANTENNA)
· Deep understanding of DSM effects (sub 65 nm experience preferred)

Requirements:
· Masters/Bachelor’s Degree in Electrical/Electronics Engineering or in related field
· Tool skills:
· Synopsys Design Compiler
· PERL, TCL languages
· Prime Time and constraint creation/modification
· IR analysis tool such as PrimeRail, Redhawk
· Synopsys ICC experience preferred
· Calibre
· Ability to speak and write English is a must, CET 6
· Self-motivated team player and able to work with minimum supervision
· Minimum 3 years of physical design and timing closure experience
· Willingness to take overseas business trip

以上是一個數字版圖工程師的基本要求，現在大芯片后端綜合基本都用ICC，也有用SOC encounter的,版圖嚴重基本都是Calibre 這個工作除了要求熟練使用工具，掌握底層電路原理外，讀懂工藝文件，很需要一些耐心與細致的性格，因為一般自動生成的版圖未必能滿足所有時序要求，而且會有一些drc錯誤，有時為了特殊目的也會做一些eco，這個就需要手工對版圖進行一些編輯。面對滿眼的連線，要逐一修改切保證沒有失誤，是對體力與腦力的雙重考驗。對這個工作崗位的要求其實也蠻高，不過由于其中一些雜活很耗費體力，所以一般公司也會找新人幫忙做后端的打雜工，然后逐漸學習成長。由于此類工具license基本是整個ic設計環節中最貴的，所以能有機會做后端綜合的人不太多，當然開的工資相對于邏輯設計也就屬于比較高的，這就相對于飛行員的工資比卡車司機高一樣。

當然一般做后端設計的除了某些公司招聘的應屆生逐漸上手的，還有一些是做手工版圖的后來轉行干這個，因為這個職位相對于全手工畫圖，工作量還是小一些的，而且聽上去更高級一點。一旦開始做這個東西，基本就沒有什么其他相關職位可以轉行去干了，做資深工程師是唯一選擇。

再說說仿真驗證工程師的要求

Job Description:
Create verification plans for both block level and SoC level verification
Create testbenches in SystemVerilog with OVM/UVM
Utilize advanced verification techniques
Write tools and scripts in Perl and other script languages to enhance the verification process

Qualifications:
Experience with SystemVerilog and OVM/UVM
Experience with one or more simulators from the major EDA suppliers (Cadence, Mentor or Synopsys)
Experience with standard IP blocks and protocols such as Ethernet, TCP/IP, IPSec, iSCSI, DDR3, PCIe
Experience with advanced verification techniques like constrained random generation, functional coverage, assertions and formal verifiers
Experience with tools for regression management, configuration management and bug tracking
Good software skills in object oriented programming (OOP), C, C++, Perl, csh
Good problem solving
BS, MS or PhD in computer science or engineering

很久以前做數字電路的是沒有專門的驗證工程師的，甚至現在小點的公司，這個任務也由做數字邏輯的兼任。不過現在大部分項目都是整合ip，驗證的工作量反而更大一些，所以專門分離出來這個崗位。現在主流趨勢都是用SV的UVM,不過也有很多繼承之前項目的要用specman，當然也有繼續用verilog寫驗證平臺的，整體來說這個工作更適合之前習慣寫C++的人來做，對于習慣了RTL代碼的人，需要些時間接受這些以前專門用在軟件開發方面的思維方式。這個工作主要是設計驗證平臺，驗證用列并協同邏輯設計人員查找錯誤。很多公司新招的畢業生都會先做幾天驗證測試，跑跑仿真，這說明這個工作是門檻比較低的，但是這個門檻低僅針對開發驗證用列，設計一個高效方便的驗證平臺并不是很簡單的事情，很多公司仍然沿用Verilog編寫的驗證環境，估計主要因為找不到人能搭建一個基于新方法學有效的驗證環境。這個工作估計是電路設計崗位里邊最接近碼農的，當然也是需求人數最多的。這個崗位所開的工資，從畢業生的6，7k到大忽悠的20k以上，都是可能的，當然這個工作做成了領導，手下的人也是最多的。

電路公司里邊其他職位，基本都是跟軟件或者整個系統相關了，這里就先介紹這些吧。對于其他的，如果有人比較了解，歡迎補充。