給大家?guī)?lái)TI高速差分線驅(qū)動(dòng)器和接收器SN65LVDS180PW的數(shù)據(jù)手冊(cè)，技術(shù)規(guī)格、EDA模型：

SN65LVDS180PW的數(shù)據(jù)手冊(cè)免費(fèi)下載
*附件：SN65LVDS180PW.pdf

SN65LVDS180PW的EDA模型免費(fèi)下載
http://m.xsypw.cn/p/e932173146

1. 產(chǎn)品概述

• ?產(chǎn)品系列?：SN65LVDS180屬于SN65LVDSxxx系列，該系列包括多種差分線驅(qū)動(dòng)器和接收器。
• ?功能特點(diǎn)?：
  • 符合ANSI TIA/EIA-644-1995標(biāo)準(zhǔn)。
  • 全雙工信號(hào)速率高達(dá)150Mbps（具體速率見表格）。
  • 單3.3V電源供電。
  • 低電壓差分信號(hào)（LVDS），典型輸出電壓為350mV，負(fù)載為100Ω。
  • 傳播延遲時(shí)間：驅(qū)動(dòng)器1.7ns，接收器3.7ns。
  • LVTTL輸入電平兼容5V。

2. 應(yīng)用領(lǐng)域

• ?主要應(yīng)用?：無(wú)線基礎(chǔ)設(shè)施、電信基礎(chǔ)設(shè)施、打印機(jī)等需要高速數(shù)據(jù)傳輸?shù)念I(lǐng)域。

3. 功能描述

• ?驅(qū)動(dòng)器?：
  • 輸入信號(hào)為L(zhǎng)VTTL信號(hào)，輸出為符合LVDS標(biāo)準(zhǔn)的差分信號(hào)。
  • 差分輸出電壓典型值為340mV，共模電壓為1.2V。
• ?接收器?：
  • 輸入信號(hào)為L(zhǎng)VDS差分信號(hào)，輸出為L(zhǎng)VTTL數(shù)字信號(hào)。
  • 接收器需要±50mV的輸入信號(hào)來(lái)確定正確狀態(tài)，且支持高達(dá)1V的共模電壓差。

4. 電氣特性

• ?絕對(duì)最大額定值?：包括供電電壓、輸入/輸出電壓范圍、連續(xù)功耗等。
• ?推薦工作條件?：詳細(xì)列出了供電電壓、輸入高/低電平電壓、差分輸入電壓等參數(shù)的范圍。
• ?設(shè)備電氣特性?：包括供電電流、差分輸出電壓、共模輸出電壓等。
  

5. 封裝與尺寸

• ?封裝類型?：提供SOIC和TSSOP兩種封裝類型，具體尺寸和引腳布局在文檔中詳細(xì)列出。
• ?機(jī)械尺寸?：給出了不同封裝類型的具體尺寸圖，包括SOIC和TSSOP封裝的外觀尺寸、引腳間距等。
  

6. 布局指南

• ?微帶與帶狀線拓?fù)?/strong>?：推薦在PCB上使用微帶線傳輸LVDS信號(hào)。
• ?介質(zhì)類型與板構(gòu)造?：建議使用FR-4或等效介質(zhì)，并給出了銅重、鍍層厚度等建議。
• ?推薦堆疊布局?：提供了四層和六層PCB板的推薦堆疊方式，以減少TTL/CMOS到LVDS的串?dāng)_。
• ?跡線分離?：詳細(xì)說(shuō)明了差分對(duì)和單端跡線之間的最小分離距離，以減少串?dāng)_。

7. 應(yīng)用與實(shí)施

• ?典型應(yīng)用?：提供了點(diǎn)對(duì)點(diǎn)通信的拓?fù)浣Y(jié)構(gòu)和設(shè)計(jì)參數(shù)示例。
• ?設(shè)計(jì)過程?：包括設(shè)備供電電壓、旁路電容、輸出電壓、互連介質(zhì)、PCB傳輸線、終端電阻等方面的詳細(xì)設(shè)計(jì)步驟。

SN65LVDS180PW的EDA模型免費(fèi)下載
http://m.xsypw.cn/p/e932173146