電子發燒友網報道（文/莫婷婷）SiP（系統級封裝）技術是一種先進的半導體封裝技術，指的是將多個具有不同功能的芯片（如處理器、存儲器、傳感器、射頻模塊等）以及被動元件（如電阻、電容）組裝到一起，實現一定功能的單個標準封裝件，形成一個系統或者子系統，從而實現更高的集成度和更小的空間占用。


SiP技術的六大優勢：從小型化到性能提升
歌爾微電子股份有限公司封裝技術總監陶源在2025中國（深圳）集成電路峰會上表示，隨著SiP封裝技術的引進和產品的需求變化，SiP技術逐步往兩個方向發展：一是基于傳統封裝技術(SMT/FC/Molding/EMl shielding)，實現更高集成度的封裝集成，主要集中在Mobile、IOT、Connectivity、Power等系統。二是基于先進封裝技術(Wafer Bumping、RDL、Fanin/Fanout、TSvV、Si/Glass IP)實現更高密高速的封裝集成，主要集中在CPU/GPU/AI/HBM高算力的系統集成。

不同功能的單元電路，由于其性能及應用的不同，采用的SiP技術也不同。以智能手機為例，MCU/Memory/SOC等處理單元，用的是FC、HD-SMT、Die Stack-up、TMV、POP等SiP技術方案；PMIC/PMU/BMU等供電單元用的是HD-SMT、Embedded、CFS等SiP技術方案。

SiP技術有著六大優勢，一是小型化；二是FATP組裝良率提升；三是提升模組品質，包括整機系統可靠性、機械可靠性等；四是加速上市周期；五是更低的系統成本，包括通過基板+FPC替代傳統軟硬結合板降低了PCB成本，FATP組裝費用降低且良率高，以及供應鏈管理簡化等方面；六是提升性能。

需要關注的是，SiP技術也帶來了新的挑戰，包括SiP集成功能越來越多，SiP產品尺寸更小，線路密度更高，電路之間的串擾問題更加嚴重；此外IC Bump Pitch、Bump Size 越來越小，工藝窗口更小、翹曲影響更大；器件IC Stand off越來越低，Molding填充風險更大。另外還需注意的是，隨著產品厚度越來越薄，器件焊點越來越小，由于封裝材料CTE不匹配帶來的翹曲風險，封裝分層，焊點虛焊、焊端斷裂等風險越來越高。

目前，歌爾微電子、日月光等企業均推出了各自的SiP方案，其中歌爾微電子已經掌握了器件級&系統級SIP封裝工藝。針對上述SiP技術的技術挑戰，歌爾微電子也提出了解決方案，陶源表示，歌爾微電子可以提供從前段Wafer level的研磨切割，中段的SMT/DA/WB，后段的Molding、植球、EMIshielding、SAW工站直至最終的測試和包裝出貨，實現Waferin，Sip out 的端到端服務。


SiP技術改變可穿戴設備的設計與性能
SiP技術已經在消費電子、智能終端、計算機、軍工航天、汽車電子等不同領域都有廣泛的應用，主要還是以消費電子和智能終端為主。

陶源進一步指出，SiP技術得以廣泛應用，主要是基于其小型化和提升性能的技術優勢。

在小型化方面，相對PCBA方案，采用HD-SMT及Single&Dual Side Mold,Sputter技術SiP方案，單面SiP可減小15%到25%的面積，雙面SiP可減小35%到45%的面積，雙面SiP &CFS/CPS 可減小40%到50%的面積。

目前，已經有不少可穿戴設備采用了SiP方案，例如蘋果智能手表S4 PMIC正是采用了SiP技術，其封裝面積約減少37%。市場調研機構麥姆斯咨詢的報告指出，蘋果Watch S4智能手表有兩個版本的SiP封裝，一是非蜂窩型版本，具有單面成型、IMU、GPS前端模組（FEM）。二是帶有額外的射頻（RF）前端模組（FEM）的蜂窩版本，它還包含一顆基帶處理器。通過SiP封裝技術，實現了蘋果Watch S4的PMIC和射頻前端模組集成并小型化。

在提升性能方面，采用SiP技術，可以減小器件間距、縮短傳輸距離、提高加工精度，可降低封裝損耗，提升產品性能。陶源指出以wi-Fi模組為例，采用SiP設計可降低50%的插入損耗。

SiP技術已經成為許多可穿戴設備的首選技術，不僅限于智能手表。實際上，隨著TWS耳機功能和性能的不斷提升，SiP方案在這一領域也日益普及，逐漸成為市場主流。例如蘋果Air pods的多款系列，以及2024年10月發布的Link buds Open等耳機也用上了SiP方案。預計會有更多的廠商推出采用SiP技術的TWS耳機，以滿足消費者對于設備小型化和多功能化的雙重需求。