0 引言

偽衛星系統作為一種無線導航發射設備，可以用作增強GPS星座，也能構成獨立的導航定位系統。與GPS衛星裝備的原子鐘不同，偽衛星的時鐘通常選擇精度不高的低端時鐘，會產生鐘漂誤差[1-2]。依據衛星導航定位原理，為保證用戶接收機的定位精度和授時精度，系統中的偽衛星必須保持時間同步。

偽衛星時間同步系統采用無線雙向微波時間同步方案，具有組網靈活、可擴展性好、綜合成本低等優點。依據測量終端間傳播路徑相同特性，基于偽距測量模式的無線雙向時間同步系統可以最大限度地消除由路徑不同引起的誤差，實現精確測距與時間同步[3]。根據測量終端發射機與接收機信號閉環傳輸鏈路，可實現終端間載波頻率同步。

1 系統總體構架

本文設計的偽衛星網絡時頻同步系統由1個主站偽衛星、4個或以上從站偽衛星構成，各站均采用具有自校準功能的偽衛星收發器陣列結構（Self-Calibrating Pseudolite Array，SCPA），每個收發器主要由發射機和接收機兩個部分組成[2]。采用主從模式的自差收發器結構，每個收發器使用一個時鐘源，實現發射部分和接收部分時間基準統一。通過信號分路與合路設計，調節發射信號功率，接收機同時接收天線端與同源發射端的偽衛星信號，形成信號閉環收發，可減小收發器系統測量誤差。偽衛星系統結構組成如圖1所示。

偽衛星系統的收發器主要包括射頻信號收發單元和中頻信號處理單元。射頻信號收發單元主要發射與接收偽衛星頻點的導航信號，并完成中頻信號與射頻信號的轉換。射頻上變頻模塊通過對發射基帶模擬中頻信號與本振混頻生成偽衛星射頻信號，通過分路器，一路信號經發射天線播發，另一路信號經功率調節器發送到接收端；射頻接收單元下變頻模塊通過對射頻信號與本振混頻產生接收端模擬中頻信號。

中頻信號處理單元是以FPGA和DSP作為核心基帶處理芯片，主要由發射信號基帶處理模塊、D/A數模轉換模塊、接收信號基帶處理模塊、A/D模數轉換模塊和時間同步模塊組成。發射信號基帶處理模塊實現偽衛星導航信號的電文編碼與信號調制，經過D/A數模轉換電路產生模擬中頻信號；接收信號基帶處理模塊接收A/D模數轉換電路輸出的數字中頻信號，實現信號的捕獲、跟蹤與電文解碼，完成與上位機界面的交互；時間同步模塊主要完成從站與主站鐘差的測量與修正，產生同步的時間信號。

2 系統主要硬件電路設計

2.1 下變頻電路設計

本系統下變頻設計電路選用潤芯公司生產的一款高度集成的射頻芯片RX3007，片上集成了鏡頻抑制混頻器、帶通濾波器、自動增益控制電路、壓控振蕩器、中頻放大器、模數變換器等電路；支持GPS L1/BD2 B1信號雙通道同時工作；通道噪聲系數小于2.5 dB，通道增益110 dB，支持有源和無源天線工作模式；參考時鐘輸入范圍為10 MHz～40 MHz，可通過SPI控制接口配置模擬中頻或數字中頻輸出。本設計A/D模數轉換使用該芯片2 bit模數轉換器，分別對模擬信號進行采樣，采樣時鐘為 16.368 MHz，將頻率為4.092 MHz的模擬中頻信號量化成數字中頻信號，以SIGN、MAG碼輸出給FPGA基帶芯片。下變頻模塊電路圖如圖2所示。

2.2 D/A數模轉換電路設計

數模轉換電路設計選用Analog Devices公司的AD9744低功耗14 bit數模轉換器，采樣時鐘輸入支持210 MSPS轉換速率。輸出端設計采用單電源直流差分耦合電路，模擬差分輸出經AD8041放大器實現高速數據緩沖。FPGA發射基帶處理模塊輸出包含B1和L1頻點的偽衛星數字中頻信號，經數模轉換器分別生成中頻頻率為11.098 MHz和25.42 MHz的模擬中頻信號。D/A數模轉換電路如圖3所示。

2.3 上變頻電路設計

射頻上變頻單元主要包括頻率合成器、混頻器和濾波器。頻率合成器選用Silicon LABS公司的SI41XX系列芯片，通過MCU單片機配置本振頻率為1 550 MHz；混頻器選用Mini-Circuits公司的無源混頻器JMS-11，中頻信號與本振混頻得到頻點為1 561.098 MHz和1 575.42 MHz的偽衛星射頻信號，完成頻譜搬移；濾波器選用***嘉碩科技公司的TA1166A聲表面濾波器（SAW），該濾波器中心頻率為1 575.5 MHz，帶寬為30 MHz，插入損耗不超過3.0 dB，經濾波后可剔除不必要的信號及雜訊。射頻上變頻模塊電路圖如圖4所示。

3 系統關鍵技術

3.1 雙向偽距測量與時間同步技術設計

雙向偽距測量通過主站與從站的收發器設備，接收端利用偽碼和載波相位跟蹤結果，得到偽距測量值，構建雙向測距方程，從而實現兩站間的距離測量與時間同步。DSP接收端采用載波相位平滑偽距算法設計，利用精確的載波相位測量值對粗糙的偽碼測量值進行平滑處理，提高偽距測量值的測量精度[4]。雙向偽距測量的原理圖如圖5所示。其中，Ti為偽距測量值，ti為傳輸時間，為發射時延，為接收時延，Δt為鐘差。

(1)主站發射端在本地時間0時刻發射偽衛星射頻信號A，主站與從站接收端跟蹤主站信號A，主站通道1偽距測量值TA1；

(2)從站接收端跟蹤信號A且幀同步成功后，從站FPGA時間同步信號處理模塊啟動從站本地時間計數，得到從站通道1的偽距測量值TB1；

(3)從站FPGA發射端根據本地時間同步產生從站信號B，得到鐘差Δt，主站與從站接收端跟蹤從站信號B，主站通道2和從站通道2得到各自的偽距測量值TA2、TB2；

(4)從站DSP發射端將得到的偽距觀測量寫入電文，主站得到同源發射端與從站的偽距測量結果，構建雙向測距方程，得到主站偽衛星和從站偽衛星的時鐘差Δt和兩站間的距離時間tD。

時間同步技術主要在從站偽衛星收發器中實現，DSP程序主要完成信號跟蹤環路設計，并根據無線雙向偽距測量結果，通過時延處理模塊實時解算鐘差。FPGA程序設計主要通過時鐘計數與直接數字式頻率合成器(Direct Digital Synthesizer，DDS)計數相結合的方式實現鐘差修正。具體的實現流程圖如圖6所示。

時間信號同步設計單元一方面完成本地時間與偽衛星發射信號同步，另一方面根據時延數據修正模塊的結果調整本地時間與主站時間同步。FPGA發射端接收到DSP通過解調電文獲得的主站時間與啟動狀態標志位后，開始本地時間計數，并在數據第一幀時刻啟動偽碼和數據碼生成，通過移位器時延修正，實現本地發射信號與本地時間同步。

DSP將主站與從站鐘差測量結果轉換成以毫秒計數與偽碼碼片計數的粗時延修正值，FPGA通過時鐘計數與FIFO移位設計實現粗時延修正。將小于一個碼片的時延修正值轉換為偽碼數字控制振蕩器(Numerically Controlled Oscillator，NCO)相位的細時延修正值，FPGA通過DDS技術調整NCO相位累加器的方式將時延結果作為補償值修正從站本地時間與本地偽碼和數據碼信號。根據修正后的本地時間，輸出PPS秒脈沖，同時在整數秒開始時刻產生同步的從站偽衛星發射信號，實現本地時間與主站時間同步。

鐘差測量的精確度決定了系統的同步精度，對鐘差的修正誤差會增加系統修正誤差，在保證鐘差精度的同時，應當盡可能地減小系統修正誤差。直接采用時鐘計數方法對鐘差進行修正，修正的系統誤差為1個時鐘周期，62 MHz系統工作時鐘頻率的修正誤差約為16 ns。本文采用FPGA時鐘計數與DDS計數相結合的方式，可以實現高精度的時延修正，取相位累加器位數N為32時的時間修正分辨率為：

由于DSP接收端跟蹤環路噪聲的影響，輸出的PPS具有一定的抖動性。采用以最小均方誤差為準則的Kalman濾波算法，通過測量秒脈沖的時間間隔，用前一時刻估計值與當前時刻測量值來估計得到濾波后PPS秒脈沖，實現對秒信號抖動的處理[6]。

3.2 載波同步技術設計

由于偽衛星的晶體振蕩器存在頻率漂移與準確度偏差等原因，在上下變頻模塊實現頻譜搬移過程中會發生頻偏，會直接影響用戶接收機利用載波相位測量值定位。接收端信號跟蹤環路以閉環反饋的形式實現對接收信號的鎖定，本文在從站偽衛星DSP接收端跟蹤通道載波環中加入發射端載波閉環修正環路，實現主站發射端載波頻率與從站發射端載波同步。具體的環路設計如圖7所示。

FPGA混頻模塊將數字中頻信號sIF(n)與本地正弦載波信號混頻得到同相支路(I支路)結果，與本地余弦載波信號混頻得到正交支路(Q支路)結果，兩路結果通過相關積分模塊與本地偽碼相關累加得到1 ms的積分結果Ip(n)、Qp(n)。

DSP載波環路整體設計采用二階鎖頻環輔助三階鎖相環結構。鎖頻環調整本地復制的載波頻率與接收信號的載波頻率達到一致，鎖相環調整環路輸出信號的相位，使其與輸入信號的相位保持一致，主要區別在于鑒別器的不同。本文DSP程序設計采用的鑒頻方法為符號函數sign(·)鑒頻，此方法對數據比特跳變不敏感且計算量較小，其計算公式如下：

當鎖相環鎖定信號后，相位差異基本在零值晃動。FPGA的數控振蕩器根據本地載波初始頻率控制字與環路鑒相結果通過正弦和余弦函數查詢表得到與輸入載波同步的本地載波信號。

FPGA載波積分器累加本地復制的主站與從站載波相位值，通過對載波相位積分結果作差可以消除本地頻偏，得到與主站相差的載波頻率與相位值，以10 ms的更新速率閉環修正從站發射端載波信號，從而實現主站與從站發射信號載波同步。

載波同步對比結果如圖8所示，其中圖8（a）為載波未同步修正下用戶接收機跟蹤主站與從站載波相位作差的結果；圖8（b）為從站載波同步修正后的載波相位差結果；圖8（c）為主站與從站同源情況下的載波相位差結果。

4 測試結果

本文設計的偽衛星系統采用SCPA結構，通過雙向測距與時間同步技術實現偽衛星自組織網絡時間同步，通過接收端與從站發射端載波閉環修正實現主站載波頻率與從站載波頻率同步。通過系統測試，載波同步結果如圖8所示，載波同步修正后的結果與同源情況下的結果相近，誤差小于0.1 Hz。圖9為主站與從站偽衛星雙向測距零時延與50 m距離測試結果，零時延測試結果均方根誤差為5.64 cm；無線測試條件下50 m測距結果均方根誤差為9.26 cm。偽衛星主站與從站的時間同步結果圖10所示（通道2為主站秒脈沖，通道3為從站秒脈沖），時間同步精度優于2 ns，可達到系統設計要求。

5 結束語

為解決偽衛星自組織網絡時頻同步問題，本文設計了一種基于SCPA結構的偽衛星時頻同步系統。在集成DSP+FPGA與上下變頻硬件平臺上完成設計。該系統偽衛星星間載波頻率同步優于0.1 Hz，時間同步精度優于2 ns，結合載波相位定位終端，可實現厘米級定位精度。該系統可應用于區域內導航與授時、地下定位、室內定位等。