隨著電子行業技術的發展，特別是在傳輸接口方面，從PCI到PCI Express、從ATA到SATA、從并行ADC接口到JESD204、從RIO到Serial RIO等等，無一都證明了傳統并行接口的速度已經達到瓶頸，取而代之的是速度更快的串行接口，于是原本用于光纖通信的SerDes技術成為了高速串行接口的主流。串行接口主要應用了差分信號傳輸技術，具有功耗低、抗干擾強，速度快的特點，諸如PCI Express?（PCIe?）Gen4等串行鏈路接口的數據傳輸率將達到雙位千兆級傳輸速率。由此，器件建模、互連建模和分析方法必須不斷發展，以應對不斷減小的設計余量和當今工程師面臨的更具挑戰的合規標準。本系列文章將從各方面深入分析探討，為了降低風險并優化設計，將分析盡可能地推向上游至關重要，以實現權衡、可行性研究、元件選擇和約束獲取。

自動合規性檢查

有了詳細的布局后互連以及IBIS-AMI模型的正確執行，您可以關注特定的、感興趣的接口（本例中為PCI Express Gen 4）的合規性檢查。

每個接口都有自己的特定標準。在這種情況下，PCI Express確定了許多眼圖相關的時域標準、無源互連通道的頻域標準以及滿足特定抖動容限范圍的能力。

單獨評估這些標準可能會非常耗時，特別是，如果需要多次運行來掃描設計范圍和多個通道模型的情形。用于通用串行鏈路標準的自動合規工具包通常會提供一些仿真工具，可幫助大幅加快合規性檢查速度并縮短簽收時間。

圖:PCI Express合規性檢查

自動掃描關鍵參數，并標記合規性故障，可以更好地覆蓋您的串行鏈路設計，并可幫助檢查您所關心的其他領域。

圖:PCI Express合規性檢查結果

使用合規性工具包的另一個主要好處是能夠在預布局階段使用相關的模板。正如前面所討論的那樣，為可行性權衡建立早期測試平臺至關重要。但是在這個階段通常缺乏一些必要模塊的真實模型，有時需要使用“占位符”模型。隨自動合規套件提供的模板通常會預先填充實際的拓撲和模型，包括發射器和接收器的SerDes IBIS-AMI模型的規范級模型，并根據該特定標準的規范中描述的參考參數進行構建。這些模板以及與它們相關的模型為您的布局前測試平臺開發提供了一個很好的起點，有助于最大限度地減少啟動和運行所需的時間，避免設計返工。

總結

本文總結了該系列的8篇文章，內容是關于“多千兆位串行鏈路接口的SI方法”。本系列中之前的博客文章主題為：

通過“自上而下”的方法將SI推向上游

PCB互連的預布局建模

IBIS-AMI建模

啟用約束驅動設計

高效的互連提取

使用IBIS-AMI模型進行仿真

反向信道訓練

兩位數的千兆數據速率的串行鏈路接口有其獨特的設計挑戰。從預設計階段開始，自上而下的分析方法可減輕相關風險、并可避免高代價、費時間的重新設計。這項工作的成果是為了確定約束驅動物理布局所需的布線規則。需要特別注意過孔結構來控制插入損耗和回波損耗；將已知良好的過孔結構導入布局的方法至關重要。需要IBIS-AMI模型來表示在這些數據速率下看到的自適應均衡和反向信道功能，并且可以根據需求快速構建規范。“切割和縫合”（“Cut& stitch”）技術可以運用在需要提取布線后互連提取，在獲得全波仿真精度的同時，避免端到端全波3D提取的計算損失。自動合規工具包可促進串行鏈路設計的成功簽收，同時為預布局分析階段提供有價值的起點。