聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權轉載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權或者其他違規(guī)問題,請聯(lián)系本站處理。
舉報投訴
-
FPGA
+關注
關注
1630文章
21799瀏覽量
606097 -
Altera
+關注
關注
37文章
788瀏覽量
154188 -
SEU
+關注
關注
0文章
12瀏覽量
13752
發(fā)布評論請先 登錄
相關推薦
BeMicro Max 10 FPGA評估板購買問題
有誰需要BeMicro Max 10 FPGA評估板嗎,本人想入手一塊板子,但是聯(lián)系了國內(nèi)好多賣家,但均沒有答復,因此決定直接arrow美國官網(wǎng)購買,感興趣的朋友可以聯(lián)系我,一起購買,QQ:674695298
發(fā)表于 12-15 12:45
MAX 10 FPGA的特性
了3款足夠“有料”的FPGA及SoC系列:Arria 10、Stratix 10以及MAX 10,它們都是Altera在創(chuàng)新大潮中重磅推出的
發(fā)表于 07-01 08:14
怎么設計抗SEU存儲器電路的FPGA?
包括單粒子翻轉(SEU)、單粒子閂鎖(SEL)和單粒子燒毀(SEB)等三種類型,其中以SEU最為常見。在各種輻射效應當中,存儲器對SEU最為敏感,所以,對存儲器的抗輻射設計首先要考慮的就是抗S
發(fā)表于 08-22 07:09
如何減輕SEU對Artix-7 FPGA的影響
據(jù)我所知,Xilinx建議采用SEM來減輕SEU對7系列FPGA的影響。但Artix-7 FPGA不支持ISE 14.2中的SEM,這與Xilinx的建議(http://www.xilinx.com
發(fā)表于 07-14 07:01
MAX II器件實現(xiàn)FPGA設計安全解決方案
本文提供的解決方案可防止FPGA設計被拷貝,即使配置比特流被捕獲,也可以保證FPGA設計的安全性。通過在握手令牌由MAX II器件傳送給FPGA
發(fā)表于 01-29 16:23
?1426次閱讀
艾睿電子推出針對Altera非易失性Max 10 FPGA的評估板
在Altera的MAX?10現(xiàn)場可編程門陣列(FPGA)系列發(fā)布之際,艾睿電子公司(NYSE:ARW)推出了BeMicro Max 10FPGA
發(fā)表于 10-08 09:58
?2594次閱讀
ADC Convertor Using the MAX 10 FPGA Development Kit
ADC_Convertor_Using_MAX_10_FPGA_Development_Kit
發(fā)表于 12-07 18:20
?9次下載
采用MAX-10-FPGA替代您的MCU的七個主要原因_白皮書
本白皮書介紹使用 MAX? 10 FPGA 和 Nios? II 嵌入式處理器來替代基于微控
制器的解決方案的優(yōu)勢所在。超越傳統(tǒng)的低成本 FPGA,
發(fā)表于 01-06 10:22
?39次下載
分析芯片內(nèi)部不同硬件資源對于SEU效應敏感性的問題
本文重點分析芯片內(nèi)部不同硬件資源對于SEU效應敏感性的問題。以SRAM型FPGA為研究對象,設計進行了兩種顆粒度不同的故障注入實驗。結果表明,在FPGA內(nèi)部資源中,Slice資源對于SEU
發(fā)表于 11-16 19:58
?3454次閱讀
介紹MAX 10 FPGA開發(fā)套件的特點性能
Altera 的 55 nm MAX? 10 FPGA 提高了外部系統(tǒng)組件功能的集成度,從而降低了系統(tǒng)級成本。與 CPLD 不同,MAX 10
介紹MAX 10 FPGA的特性及優(yōu)點
此次培訓比較詳細介紹MAX 10系列,包括其特性和優(yōu)點,高層體系結構,以及密度和封裝產(chǎn)品等。此外,我們還有FPGA業(yè)界最好的設計工具和IP。它結合了這里列出的很多FPGA特性以及非易失
MAX 10 FPGA GPIO的特點優(yōu)勢
MAX 10 FPGA GPIO培訓,可編程邏輯一般用作膠合邏輯,連接電路板上的大量數(shù)字邏輯器件,這些器件通常有不同的I/O標準、電壓電平和協(xié)議。這里列出了我們I/O特性的很多優(yōu)勢。MAX
介紹MAX 10 FPGA的特點及應用
此次培訓涉及到MAX 10 FPGA所支持的配置方法,介紹非易失集成、瞬時接通配置和雙配置鏡像的價值所在。
評論