引言

模擬電路中廣泛地包含電壓基準(zhǔn)(reference voltage)和電流基準(zhǔn)(current reference)。在數(shù)／模轉(zhuǎn)換器、模／數(shù)轉(zhuǎn)換器等電路中，基準(zhǔn)電壓的精度直接決定著這些電路的性能。這種基準(zhǔn)應(yīng)該與電源和工藝參數(shù)的關(guān)系很小，但是與溫度的關(guān)系是確定的。在大多數(shù)應(yīng)用中，所要求的溫度關(guān)系通常分為與絕對(duì)溫度成正比(PTAT)和與溫度無關(guān)2種。

近年來有研究指出，當(dāng)漏電流保持不變時(shí)，工作在弱反型區(qū)晶體管的柵源電壓隨著溫度升高而在一定范圍內(nèi)近似線性降低。基于該特性，帶隙基準(zhǔn)源所采用的基極-發(fā)射極結(jié)可以被工作在弱反型區(qū)的晶體管代替產(chǎn)生低溫度系數(shù)的基準(zhǔn)源。文獻(xiàn)中提到采用該設(shè)計(jì)原理的基準(zhǔn)源，利用0．13μm工藝的低閾值電壓NMOS管和襯底調(diào)整的PMOS管實(shí)現(xiàn)其中的放大器。本文所采用的基準(zhǔn)源電路利用傳統(tǒng)帶隙基準(zhǔn)源的核心電路原理，通過飽和狀態(tài)MOS等效電阻對(duì)PTAT電流動(dòng)態(tài)反饋補(bǔ)償，基本實(shí)現(xiàn)了基準(zhǔn)源的穩(wěn)定要求。

1 帶隙基準(zhǔn)源的基本原理

帶隙基準(zhǔn)源可以在0～70℃的溫度范圍內(nèi)有l(wèi)O ppm／℃的溫度系數(shù)。由室溫下溫度系數(shù)為-2．2 mV／℃的PN結(jié)二極管產(chǎn)生電壓為VBE。同時(shí)也產(chǎn)生一個(gè)熱電壓VT(VT=kT／q)，其與絕對(duì)溫度(PTAT)成正比，室溫下的溫度系數(shù)為0．085 mV／℃，則輸出電壓為：

將式(1)對(duì)溫度求導(dǎo)，用VBE和VT的溫度系數(shù)求出理論上不依賴于溫度的K值。為了達(dá)到所希望的性能，更詳細(xì)地分析VBE與溫度的關(guān)系是必須的。帶隙基準(zhǔn)就是將負(fù)溫度系數(shù)的電壓與正溫度系數(shù)的電壓加權(quán)相加來抵消溫度對(duì)輸出電壓的影響。

1．1 負(fù)溫度系數(shù)電壓的產(chǎn)生

雙極晶體管的基極-發(fā)射極電壓具有負(fù)溫度系數(shù)，或者說PN結(jié)二極管的正向電壓具有負(fù)溫度系數(shù)。從文獻(xiàn)可得到與溫度的關(guān)系式：

式中：η為與三極管結(jié)構(gòu)有關(guān)的量，其值大約為4；α為與流過三極管的電流有關(guān)的一個(gè)量，當(dāng)PTAT電流流過三極管時(shí)α為1，當(dāng)與溫度不相關(guān)的電流流過三極管時(shí)為0；T0為參考溫度；VBG為硅的帶隙電壓。由式(1)可以看出VBE是一個(gè)具有負(fù)溫度系數(shù)的電壓。

1．2 正溫度系數(shù)電壓的產(chǎn)生

兩個(gè)三極管工作在不同的電流密度下，它們的基極-發(fā)射極電壓的差值與絕對(duì)溫度成正比。如果兩個(gè)同樣的三極管(IS1=IS2)，偏置的集電極電流分別為nI0和I0，并忽略他們的基極電流，那么：

式中：△VBE表現(xiàn)出正溫度系數(shù)，而且此溫度系數(shù)是與溫度無關(guān)的常量。

1．3 一階溫度補(bǔ)償帶隙基準(zhǔn)源

將正、負(fù)溫度系數(shù)的電壓加權(quán)相加，就可以得到一個(gè)近似與溫度無關(guān)的基準(zhǔn)電壓。常見的一階可調(diào)基準(zhǔn)源電路如圖1所示。

式中：N為Q2與Q1的發(fā)射結(jié)面積之比，式(4)中第一項(xiàng)具有負(fù)的溫度系數(shù)，第二項(xiàng)具有正、負(fù)溫度系數(shù)，合理設(shè)計(jì)R0與R1的比值和N的值，就可以得到在某一溫度下的零溫度系數(shù)的一階基準(zhǔn)電壓。式(5)中方括號(hào)內(nèi)是約為1．25 V的一階溫度無關(guān)基準(zhǔn)電壓，通過調(diào)節(jié)R2／R0的比值，可以得到不同大小的基準(zhǔn)電壓。

2 電路結(jié)構(gòu)及原理分析

圖2為本文設(shè)計(jì)的基準(zhǔn)源整體電路圖，包含帶隙核心電路、反饋補(bǔ)償電路和啟動(dòng)電路。其中虛框a為帶隙核心電路，虛框b為偏置及反饋補(bǔ)償電路，虛框c為基準(zhǔn)源啟動(dòng)電路。

2．1 帶隙核心電路

圖2中，由Mp1～Mp3，MN1，MN2，R1，R2和Q1，Q2組成的電路構(gòu)成帶隙核心電路。輸入晶體管的偏置電流由PMOS電流源提供，可通過減小其電流，而不是減小其寬長比來降低負(fù)載器件的gm，從而增加其差動(dòng)放大增益。

其中Mp1，Mp2，MN1，MN2均工作在飽和狀態(tài)，Mp1，Mp2復(fù)制了Iout，從而確定了IREF。從本質(zhì)上講，IREF被“自舉”到Iout。選擇一定的MOS管尺寸，如果忽略襯底溝長長度調(diào)制效應(yīng)，則有Iout=KIREF，因?yàn)槊總€(gè)二極管連接的器件都是由一個(gè)電流源驅(qū)動(dòng)的，故IREF和Iout與VDD無關(guān)，左右兩支路永遠(yuǎn)維持這兩個(gè)電流值。雙極晶體管Q1和Q2工作在不同的電流密度下，它們的基極與發(fā)射極間的電壓差與絕對(duì)溫度成正比。將與電源無關(guān)的偏置電路與雙極晶體管結(jié)合，得到帶隙核心電路。

假設(shè)Mp1，Mp2和MN1，MN2均為相同的對(duì)管，將PTAT電流Ip3加到基極-發(fā)射極電壓上，因此輸出電流為：

PTAT基準(zhǔn)電流IMp3PTAT(與絕對(duì)溫度成正比)通過R3產(chǎn)生輸出基準(zhǔn)電壓。

2．2 自偏置電路及反饋補(bǔ)償電路

為了提高電源電壓抑制，該設(shè)計(jì)對(duì)核心電路和運(yùn)放的電源電壓進(jìn)行了調(diào)節(jié)，由MOS管的電流電壓特性可知，當(dāng)VDS≥VG-VTH時(shí)器件工作在飽和區(qū)，有：

因?yàn)闁怕┒探樱蔒N3，MN5一定處于飽和狀態(tài)，它們均可作為一個(gè)阻值由過驅(qū)動(dòng)電壓控制的等效電阻，定義MN3和MN5的等效電阻分別為RN3和RN5，則可將MN3與R3視為并聯(lián)電阻Rx，如果Vout增大，則RN3減小，并聯(lián)電阻Rx減小，從而使PTAT基準(zhǔn)電流通過MN3分流一部分；同樣原理適用于MN5和MN6，達(dá)到抑制補(bǔ)償輸出電壓，使基準(zhǔn)源輸出電壓穩(wěn)定。其中Mp4和Mp5為MN3提供偏置電流，但使用這種“自偏置電路”會(huì)帶來電路的啟動(dòng)問題。

2．3 啟動(dòng)電路

在基準(zhǔn)源電路中需要啟動(dòng)電路使得系統(tǒng)上電時(shí)電路能夠進(jìn)入正常的工作狀態(tài)，而自偏置放大器電路往往也存在啟動(dòng)問題。當(dāng)電路處于非工作狀況時(shí)，放大器的輸入端電壓初始值為零，而輸出電壓由于寄生電容的存在可能位于一個(gè)比較高的電勢，當(dāng)電源接通后不但放大器的偏置電路為截止?fàn)顟B(tài)，而且基準(zhǔn)源的核心電路也無法正常啟動(dòng)。本文設(shè)計(jì)的啟動(dòng)電路則可以同時(shí)滿足放大器和核心電路的啟動(dòng)要求，它由Mp6～Mp8，MN7，MN8，R4，R5構(gòu)成。

當(dāng)電源接通后，啟動(dòng)電路提供了放大器輸出端到地的通路，從而拉低了核心電路中Mp1～Mp3的柵極電勢，放大器的偏置電路開始工作，同時(shí)基準(zhǔn)源的Mp1和Mp2支路中流過的電流也隨之增大，使得放大器的輸入端電勢上升，這樣放大器進(jìn)入高增益工作區(qū)，帶動(dòng)基準(zhǔn)源電路開始正常工作。

電路剛啟動(dòng)時(shí)，使Mp7和Mp8飽和，保證MN8柵極有足夠高的開啟電壓，當(dāng)MN8導(dǎo)通時(shí)，一個(gè)小的導(dǎo)通電流流過運(yùn)放，啟動(dòng)帶隙電路。電路開啟后，虛框b部分電流鏡像電路將輸出電流進(jìn)行鏡像，給啟動(dòng)電路提供偏置，偏置電流使Mp6導(dǎo)通，從而MN7的柵極電壓升高，MN7導(dǎo)通，由于MN8的電阻很大，導(dǎo)致MN7漏極電壓很低，從而關(guān)斷MN8，使啟動(dòng)電路(虛框c)兩端電壓降低而停止工作。

3 仿真結(jié)果與分析

圖3說明了該基準(zhǔn)源對(duì)電壓的抑制效果。根據(jù)仿真數(shù)據(jù)，在所取5～10 V的輸出電壓范圍經(jīng)計(jì)算基準(zhǔn)電壓電源抑制比為82 dB。圖4為Cade-nce下的溫度仿真曲線，根據(jù)所要求取的溫度范圍在-25～+120℃，計(jì)算得溫度系數(shù)為：TCF=7．427 ppm／℃。圖5為整體電路的版圖設(shè)計(jì)，面積近似為0．022 mm2。

4 結(jié)語

本文通過對(duì)傳統(tǒng)帶隙基準(zhǔn)源的基本原理分析，設(shè)計(jì)的基準(zhǔn)電路工作電壓為5～10 V，通過飽和狀態(tài)MOS等效電阻對(duì)PTAT電流反饋補(bǔ)償，得到了82 dB的電源電壓抑制比和低于7．427 ppm／℃的溫度系數(shù)，版圖面積0．022 mm2。該電路產(chǎn)生的基準(zhǔn)源電壓基本滿足普通應(yīng)用要求。