大家也許已經(jīng)遇到過或即將面臨這個(gè)問題:
一個(gè)全新的概念給團(tuán)隊(duì)帶來了商機(jī),但是為了節(jié)省時(shí)間而需要利用已有的設(shè)計(jì)來減少工作量。盡管單板外形可以重復(fù)使用,但是某個(gè)連接器的位置卻不能復(fù)用。
設(shè)計(jì)的生搬硬套非常困難,這無異于削足適履。
“一個(gè)新設(shè)計(jì),無論是原創(chuàng)還是翻新,都需要良好的基礎(chǔ)。”
除了過度擁擠的問題之外,有時(shí)將全新或修改后的電路放入預(yù)設(shè)的形狀因素中,會比在電子器件周圍新建結(jié)構(gòu)更加費(fèi)力。這就好比與其改造一套不合心意的精裝房,不如按照自己喜好裝修一套毛坯房來得容易。通常而言,我采取的第一步措施是調(diào)研設(shè)計(jì)規(guī)則——檢查上一次迭代的密度指標(biāo),并讀取記錄新原理圖網(wǎng)表數(shù)據(jù)前后的引腳數(shù)量等內(nèi)容,這讓我清楚地了解接下來的步驟。在這一步,單位面積的pin數(shù)是我的技術(shù)指標(biāo)。而接下來的步驟要點(diǎn)請聽我逐一解釋——
1不破不立
注意開路、短路的數(shù)量以及網(wǎng)表導(dǎo)致的缺失的封裝是非常必要的。layout的第一個(gè)實(shí)際操作是刪除導(dǎo)致違反設(shè)計(jì)規(guī)則(短路)的對象。不破不立,新的設(shè)計(jì)不需要相同的布線;而定義了舊的射頻路徑及其所有接地過孔的精心設(shè)計(jì)的鋪銅恰恰是我們棄舊迎新的阻礙。但是請記住這點(diǎn):當(dāng)元件并未固定下來時(shí),試圖保持同一的布線會導(dǎo)致重復(fù)壓力損傷。
2全盤皆在
通過仔細(xì)刪除器件周圍的走線,再創(chuàng)建一個(gè)包含該器件本身及其fan-out和匹配電路元件的模塊(module),我們可以移植整個(gè)器件。接下來我們在X和/或Y維度中按照既定量移動部件組,訣竅是要準(zhǔn)確地知道移動的距離和方向。切記,在嘗試大幅度移動之前需要保存數(shù)據(jù)。
下面針對器件必須被移動或成為可重用的候選對象的情況,我們來做一個(gè)演示:
圖1 - 我們希望保留的fan-out和離散器件的布局
圖1顯示了我們想要“切割”的器件。 紅色虛線內(nèi)的所有內(nèi)容都必須清除,即器件本身加上左側(cè)的元件列部分。
圖2- 表層下面有過多內(nèi)容
然而表層下面的連線過多,大大增加了我們的操作難度。在這種情況下,我們可以逐層處理并刪除所有跨越虛線的走線;或者我們可以預(yù)覽每層,然后在其周邊進(jìn)行四次簡單切割,從而順利取走想要的部分。
圖3 –準(zhǔn)備移動的器件
現(xiàn)在,路徑已經(jīng)清晰明顯,我們可以將整個(gè)器件重新放置。剩余的走線由于與開始時(shí)的順序和層次相同,因此如果新位置相當(dāng)接近,則連線可以一起恢復(fù)。我們此處沒有考慮電源,但將銅層重整為新拓?fù)浣Y(jié)構(gòu)的過程需使用highlight命令和創(chuàng)意多邊形功能。
3
(重新)校準(zhǔn)設(shè)計(jì)規(guī)則
一旦整體的芯片布局概念獲得批準(zhǔn),我們就應(yīng)該能夠具體化密度級別。IPC識別三種級別并具有最小、標(biāo)稱和最大尺寸的設(shè)計(jì)規(guī)則。較大的焊盤可以為每個(gè)部件提供更大的空間,并且可以通過其寬大的焊盤尺寸來幫助解決節(jié)點(diǎn)溫度問題,從而提高設(shè)計(jì)的可靠性。
但是由于大焊盤不能通過回流焊工藝保持元件的完美對齊,而容易引起裝配線的問題。請記住,切勿在同一塊板上混合不同密度的封裝,同一部件存在兩種焊料外形的情況將導(dǎo)致至少部分焊點(diǎn)出現(xiàn)問題。
4
層疊驗(yàn)證
現(xiàn)在我們已經(jīng)為舊的電路板配備了新的元件組合和連接方案,下一步即要驗(yàn)證舊的層疊。如果我們可以使用布線通道將最復(fù)雜的器件fan-out,我們的目的就達(dá)成了。但如果沒有改進(jìn)的余地,甚至發(fā)生信號無法完全消除的情況,問題就變得棘手了。
這時(shí)候,我們就需要與原理圖團(tuán)隊(duì)進(jìn)行有效溝通。通常而言,大多數(shù)問題的解決方案都需要更多而非更少的電路,我們也無法在發(fā)現(xiàn)問題之前解決問題。因此,在layout過程中進(jìn)行中途改進(jìn)是很正常的。但是為了最大程度降低問題的棘手度,我們能做到的便是預(yù)見這個(gè)可能并在placement的時(shí)候在各個(gè)地方留有余量。
5
“綠地“方法
“綠地”項(xiàng)目是指不受先前工作所施加的限制條件的項(xiàng)目。這類項(xiàng)目類比在綠地上的建設(shè)中不需要在現(xiàn)有建筑或基礎(chǔ)設(shè)施的約束下工作
也許我們即將開展一個(gè)“綠地”項(xiàng)目:全新的電路板設(shè)計(jì)揭示了全新的產(chǎn)品外形,我們期望在某些位置具備新的安裝孔。這會使電路板原先寬裕的區(qū)域變得受限于封裝,同時(shí)又增加了連接器的數(shù)目。而其要點(diǎn)是——PCB正在往兩個(gè)方向發(fā)展:物理和電氣。團(tuán)隊(duì)中的每個(gè)人都從設(shè)計(jì)小部件這樣一般而又模糊的概念開展項(xiàng)目,有時(shí)甚至直到項(xiàng)目的最后一天, 我們才通過反復(fù)迭代來確定最終的設(shè)計(jì)形式。
除了共同開發(fā)之外,我們已經(jīng)達(dá)到了所有元件都能設(shè)計(jì)在電路板上的水平。Fan-out研究或讓我們對舊的層疊設(shè)計(jì)富有信心,或?yàn)槲覀兲峁┬碌膶盈B設(shè)計(jì);而不管怎樣,我們都因此實(shí)現(xiàn)了第一個(gè)進(jìn)度目標(biāo)。
6
布局
現(xiàn)在是時(shí)候進(jìn)行關(guān)鍵電路高級仿真了。將風(fēng)險(xiǎn)元素定義為高速、寬帶和電源完整性這三大方面,使我們能夠在刻蝕任何銅之前通過虛擬迭代而保持領(lǐng)先。連接所有“特殊”網(wǎng)絡(luò),使SI / PI專家進(jìn)行深入研究。設(shè)計(jì)的早期階段產(chǎn)生的種種不確定性問題,迫使我們使用現(xiàn)有技術(shù)來獲取對設(shè)計(jì)的性能見解;而在我們現(xiàn)有的設(shè)計(jì)技能中,仿真分析顯然是最關(guān)鍵的效率倍增器之一。
早在金拱門還是麥當(dāng)勞的時(shí)候,其經(jīng)營者有句名言適用于此:
如果你有時(shí)間靠著休息,你就有時(shí)間打掃衛(wèi)生。
這意味我們要在忙碌的間隙搞定小事。
當(dāng)我們?yōu)榉抡孢M(jìn)行修改時(shí),也是了解絲印、裝配子面板和各種可交付成果的好時(shí)機(jī)。很可能10%的部件將被移動,參考指示器則必須在電路板完成時(shí)再次進(jìn)行對齊。而這意味著,我們在關(guān)鍵的流片時(shí)間里不需要在意其他90%的部件。在layout過程中巧妙地使用停工時(shí)間有助于推動我們的設(shè)計(jì)成功。
總結(jié)
一個(gè)新設(shè)計(jì),無論是原創(chuàng)還是翻新,都需要良好的基礎(chǔ)。而該基礎(chǔ)的原則是圍繞設(shè)計(jì)需求,并將這些需求轉(zhuǎn)化為電氣約束和機(jī)械標(biāo)準(zhǔn)。最終布局脫胎于一次次的揭露設(shè)計(jì)痛點(diǎn)的fan-out優(yōu)化中,而這實(shí)際上就是要為 layout付出大量的時(shí)間:有史以來最復(fù)雜的PCB設(shè)計(jì)就誕生于周而復(fù)始的失敗……
我們的工作始于清理舊部件并且要持續(xù)管理,這樣設(shè)計(jì)階段的后期工作才不會成為設(shè)計(jì)規(guī)則檢查的噩夢。將時(shí)間管理和專注于捕獲設(shè)計(jì)意圖(規(guī)則)作為布局階段的一部分,會使我們(或自動布線器)在解決其余難題時(shí)處于有利位置。前期的努力付出不僅會在當(dāng)下的設(shè)計(jì)中得到回報(bào),更會在日后的工作中收獲額外的驚喜。良好的開端雖不能保證良好的結(jié)局,但糟糕的開局則意味著出局無疑。明智地去選擇,讓我們一起笑到最后。
-
連接器
+關(guān)注
關(guān)注
98文章
14715瀏覽量
137411 -
電子器件
+關(guān)注
關(guān)注
2文章
595瀏覽量
32203
原文標(biāo)題:特邀博主I 第一批看完此文的layout工程師都贏在了起跑線上
文章出處:【微信號:CadencePCB,微信公眾號:CadencePCB和封裝設(shè)計(jì)】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。
發(fā)布評論請先 登錄
相關(guān)推薦
可重用機(jī)床編碼技術(shù)及重構(gòu)算法研究
LabVIEW面向對象的ActorFramework(1)
求助,可重用組件的推薦目錄結(jié)構(gòu)是什么?
經(jīng)典C語言接口與實(shí)現(xiàn):創(chuàng)建可重用軟件的技術(shù)
可重用機(jī)床編碼技術(shù)及重構(gòu)算法研究
可重用機(jī)床編碼技術(shù)及重構(gòu)算法研究
可重用機(jī)床編碼技術(shù)及重構(gòu)算法研究
在CAD里為什么不能累加選擇對象?
基于可重用激勵(lì)發(fā)生機(jī)制的虛擬SoC驗(yàn)證平臺
![基于<b class='flag-5'>可</b><b class='flag-5'>重用</b>激勵(lì)發(fā)生機(jī)制的虛擬SoC驗(yàn)證平臺](https://file.elecfans.com/web2/M00/49/6A/poYBAGKhwLCAF7zGAAASzffD9EI261.jpg)
基于Markov與MMTS的移動對象位置預(yù)測算法
射頻識別移動對象索引機(jī)制
結(jié)合時(shí)間和空間數(shù)據(jù)的移動對象數(shù)據(jù)索引PM-tree
![結(jié)合時(shí)間和空間數(shù)據(jù)的<b class='flag-5'>移動</b><b class='flag-5'>對象</b>數(shù)據(jù)索引PM-tree](https://file.elecfans.com/web1/M00/E7/02/pIYBAGBa3FKAAfrGAAFv4_aZsh8745.png)
如何使用參數(shù)化編寫可重用的verilog代碼
可重用的驗(yàn)證組件中構(gòu)建測試平臺的步驟
![<b class='flag-5'>可</b><b class='flag-5'>重用</b>的驗(yàn)證組件中構(gòu)建測試平臺的步驟](https://file1.elecfans.com/web2/M00/89/8B/wKgZomSHwvCAMZd1AAA9F9tRAYU977.png)
評論