PCB設(shè)計(jì)方法與技巧,PCB Design Methods and Techniques
關(guān)鍵字:PCB設(shè)計(jì)方法,設(shè)計(jì)注意事項(xiàng),蛇形走線,差分走線
1、如何選擇pcb板材?
選擇pcb板材必須在滿足設(shè)計(jì)需求和可量產(chǎn)性及成本中間取得平衡點(diǎn)。設(shè)計(jì)需求包含電氣和機(jī)構(gòu)這兩部分。通常在設(shè)計(jì)非常高速的pcb板子(大于ghz的頻率)時(shí)這材質(zhì)問題會(huì)比較重要。例如,現(xiàn)在常用的fr-4材質(zhì),在幾個(gè)ghz的頻率時(shí)的介質(zhì)損(dielectric loss)會(huì)對(duì)信號(hào)衰減有很大的影響,可能就不合用。就電氣而言,要注意介電常數(shù)(dielectric constant)和介質(zhì)損在所設(shè)計(jì)的頻率是否合用。
2、如何避免高頻干擾?
避免高頻干擾的基本思路是盡量降低高頻信號(hào)電磁場(chǎng)的干擾,也就是所謂的串?dāng)_(crosstalk)。可用拉大高速信號(hào)和模擬信號(hào)之間的距離,或加ground guard/shunt traces在模擬信號(hào)旁邊。還要注意數(shù)字地對(duì)模擬地的噪聲干擾。
3、在高速設(shè)計(jì)中,如何解決信號(hào)的完整性問題?
信號(hào)完整性基本上是阻抗匹配的問題。而影響阻抗匹配的因素有信號(hào)源的架構(gòu)和輸出阻抗(output impedance),走線的特性阻抗,負(fù)載端的特性,走線的拓樸(topology)架構(gòu)等。解決的方式是*端接(termination)與調(diào)整走線的拓樸。
4、差分布線方式是如何實(shí)現(xiàn)的?
差分對(duì)的布線有兩點(diǎn)要注意,一是兩條線的長(zhǎng)度要盡量一樣長(zhǎng),另一是兩線的間距(此間距由差分阻抗決定)要一直保持不變,也就是要保持平行。平行的方式有兩種,一為兩條線走在同一走線層(side-by-side),一為兩條線走在上下相鄰兩層(over-under)。一般以前者side-by-side實(shí)現(xiàn)的方式較多。
5、對(duì)于只有一個(gè)輸出端的時(shí)鐘信號(hào)線,如何實(shí)現(xiàn)差分布線?
要用差分布線一定是信號(hào)源和接收端也都是差分信號(hào)才有意義。所以對(duì)只有一個(gè)輸出端的時(shí)鐘信號(hào)是無法使用差分布線的。
6、接收端差分線對(duì)之間可否加一匹配電阻?
接收端差分線對(duì)間的匹配電阻通常會(huì)加, 其值應(yīng)等于差分阻抗的值。這樣信號(hào)品質(zhì)會(huì)好些。
7、為何差分對(duì)的布線要*近且平行?
對(duì)差分對(duì)的布線方式應(yīng)該要適當(dāng)?shù)?近且平行。所謂適當(dāng)?shù)?近是因?yàn)檫@間距會(huì)影響到差分阻抗(differential impedance)的值, 此值是設(shè)計(jì)差分對(duì)的重要參數(shù)。需要平行也是因?yàn)橐3植罘肿杩沟囊恢滦浴H魞删€忽遠(yuǎn)忽近, 差分阻抗就會(huì)不一致, 就會(huì)影響信號(hào)完整性(signal integrity)及時(shí)間延遲(timing delay)。
8、如何處理實(shí)際布線中的一些理論沖突的問題
1. 基本上, 將模/數(shù)地分割隔離是對(duì)的。 要注意的是信號(hào)走線盡量不要跨過有分割的地方(moat), 還有不要讓電源和信號(hào)的回流電流路徑(returning current path)變太大。
2. 晶振是模擬的正反饋振蕩電路, 要有穩(wěn)定的振蕩信號(hào), 必須滿足loop gain與phase的規(guī)范, 而這模擬信號(hào)的振蕩規(guī)范很容易受到干擾, 即使加ground guard traces可能也無法完全隔離干擾。 而且離的太遠(yuǎn), 地平面上的噪聲也會(huì)影響正反饋振蕩電路。 所以, 一定要將晶振和芯片的距離進(jìn)可能*近。
3. 確實(shí)高速布線與emi的要求有很多沖突。 但基本原則是因emi所加的電阻電容或ferrite bead, 不能造成信號(hào)的一些電氣特性不符合規(guī)范。 所以, 最好先用安排走線和pcb疊層的技巧來解決或減少emi的問題, 如高速信號(hào)走內(nèi)層。 最后才用電阻電容或ferrite bead的方式, 以降低對(duì)信號(hào)的傷害。
9、如何解決高速信號(hào)的手工布線和自動(dòng)布線之間的矛盾?
現(xiàn)在較強(qiáng)的布線軟件的自動(dòng)布線器大部分都有設(shè)定約束條件來控制繞線方式及過孔數(shù)目。 各家eda公司的繞線引擎能力和約束條件的設(shè)定項(xiàng)目有時(shí)相差甚遠(yuǎn)。 例如, 是否有足夠的約束條件控制蛇行線(serpentine)蜿蜒的方式, 能否控制差分對(duì)的走線間距等。 這會(huì)影響到自動(dòng)布線出來的走線方式是否能符合設(shè)計(jì)者的想法。 另外, 手動(dòng)調(diào)整布線的難易也與繞線引擎的能力有絕對(duì)的關(guān)系。 例如, 走線的推擠能力, 過孔的推擠能力, 甚至走線對(duì)敷銅的推擠能力等等。 所以, 選擇一個(gè)繞線引擎能力強(qiáng)的布線器, 才是解決之道。
選擇pcb板材必須在滿足設(shè)計(jì)需求和可量產(chǎn)性及成本中間取得平衡點(diǎn)。設(shè)計(jì)需求包含電氣和機(jī)構(gòu)這兩部分。通常在設(shè)計(jì)非常高速的pcb板子(大于ghz的頻率)時(shí)這材質(zhì)問題會(huì)比較重要。例如,現(xiàn)在常用的fr-4材質(zhì),在幾個(gè)ghz的頻率時(shí)的介質(zhì)損(dielectric loss)會(huì)對(duì)信號(hào)衰減有很大的影響,可能就不合用。就電氣而言,要注意介電常數(shù)(dielectric constant)和介質(zhì)損在所設(shè)計(jì)的頻率是否合用。
2、如何避免高頻干擾?
避免高頻干擾的基本思路是盡量降低高頻信號(hào)電磁場(chǎng)的干擾,也就是所謂的串?dāng)_(crosstalk)。可用拉大高速信號(hào)和模擬信號(hào)之間的距離,或加ground guard/shunt traces在模擬信號(hào)旁邊。還要注意數(shù)字地對(duì)模擬地的噪聲干擾。
3、在高速設(shè)計(jì)中,如何解決信號(hào)的完整性問題?
信號(hào)完整性基本上是阻抗匹配的問題。而影響阻抗匹配的因素有信號(hào)源的架構(gòu)和輸出阻抗(output impedance),走線的特性阻抗,負(fù)載端的特性,走線的拓樸(topology)架構(gòu)等。解決的方式是*端接(termination)與調(diào)整走線的拓樸。
4、差分布線方式是如何實(shí)現(xiàn)的?
差分對(duì)的布線有兩點(diǎn)要注意,一是兩條線的長(zhǎng)度要盡量一樣長(zhǎng),另一是兩線的間距(此間距由差分阻抗決定)要一直保持不變,也就是要保持平行。平行的方式有兩種,一為兩條線走在同一走線層(side-by-side),一為兩條線走在上下相鄰兩層(over-under)。一般以前者side-by-side實(shí)現(xiàn)的方式較多。
5、對(duì)于只有一個(gè)輸出端的時(shí)鐘信號(hào)線,如何實(shí)現(xiàn)差分布線?
要用差分布線一定是信號(hào)源和接收端也都是差分信號(hào)才有意義。所以對(duì)只有一個(gè)輸出端的時(shí)鐘信號(hào)是無法使用差分布線的。
6、接收端差分線對(duì)之間可否加一匹配電阻?
接收端差分線對(duì)間的匹配電阻通常會(huì)加, 其值應(yīng)等于差分阻抗的值。這樣信號(hào)品質(zhì)會(huì)好些。
7、為何差分對(duì)的布線要*近且平行?
對(duì)差分對(duì)的布線方式應(yīng)該要適當(dāng)?shù)?近且平行。所謂適當(dāng)?shù)?近是因?yàn)檫@間距會(huì)影響到差分阻抗(differential impedance)的值, 此值是設(shè)計(jì)差分對(duì)的重要參數(shù)。需要平行也是因?yàn)橐3植罘肿杩沟囊恢滦浴H魞删€忽遠(yuǎn)忽近, 差分阻抗就會(huì)不一致, 就會(huì)影響信號(hào)完整性(signal integrity)及時(shí)間延遲(timing delay)。
8、如何處理實(shí)際布線中的一些理論沖突的問題
1. 基本上, 將模/數(shù)地分割隔離是對(duì)的。 要注意的是信號(hào)走線盡量不要跨過有分割的地方(moat), 還有不要讓電源和信號(hào)的回流電流路徑(returning current path)變太大。
2. 晶振是模擬的正反饋振蕩電路, 要有穩(wěn)定的振蕩信號(hào), 必須滿足loop gain與phase的規(guī)范, 而這模擬信號(hào)的振蕩規(guī)范很容易受到干擾, 即使加ground guard traces可能也無法完全隔離干擾。 而且離的太遠(yuǎn), 地平面上的噪聲也會(huì)影響正反饋振蕩電路。 所以, 一定要將晶振和芯片的距離進(jìn)可能*近。
3. 確實(shí)高速布線與emi的要求有很多沖突。 但基本原則是因emi所加的電阻電容或ferrite bead, 不能造成信號(hào)的一些電氣特性不符合規(guī)范。 所以, 最好先用安排走線和pcb疊層的技巧來解決或減少emi的問題, 如高速信號(hào)走內(nèi)層。 最后才用電阻電容或ferrite bead的方式, 以降低對(duì)信號(hào)的傷害。
9、如何解決高速信號(hào)的手工布線和自動(dòng)布線之間的矛盾?
現(xiàn)在較強(qiáng)的布線軟件的自動(dòng)布線器大部分都有設(shè)定約束條件來控制繞線方式及過孔數(shù)目。 各家eda公司的繞線引擎能力和約束條件的設(shè)定項(xiàng)目有時(shí)相差甚遠(yuǎn)。 例如, 是否有足夠的約束條件控制蛇行線(serpentine)蜿蜒的方式, 能否控制差分對(duì)的走線間距等。 這會(huì)影響到自動(dòng)布線出來的走線方式是否能符合設(shè)計(jì)者的想法。 另外, 手動(dòng)調(diào)整布線的難易也與繞線引擎的能力有絕對(duì)的關(guān)系。 例如, 走線的推擠能力, 過孔的推擠能力, 甚至走線對(duì)敷銅的推擠能力等等。 所以, 選擇一個(gè)繞線引擎能力強(qiáng)的布線器, 才是解決之道。
下一頁
聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。
舉報(bào)投訴
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
電子工程師的PCB設(shè)計(jì)經(jīng)驗(yàn)
本文分享了電子工程師在PCB設(shè)計(jì)方面的經(jīng)驗(yàn),包括PCB布局、布線、電磁兼容性優(yōu)化等內(nèi)容,旨在幫助初學(xué)者掌握PCB設(shè)計(jì)的關(guān)鍵技術(shù)。
HDMI模塊的PCB設(shè)計(jì)
在前面各類設(shè)計(jì)的理論講解、設(shè)計(jì)實(shí)操講解、以及軟件操作的講解的過后,粉絲后臺(tái)反饋想結(jié)合前面三種類型進(jìn)行整體學(xué)習(xí)—模塊設(shè)計(jì),本期推出第一章HDMI模塊的PCB設(shè)計(jì),后續(xù)會(huì)繼續(xù)更新各類模塊的PCB設(shè)計(jì)教學(xué),以及PCB設(shè)計(jì)理論、設(shè)計(jì)技巧
專業(yè)PCB設(shè)計(jì),高速PCB設(shè)計(jì),PCB設(shè)計(jì)外包, PCB Layout,PCB Design,PCB畫板公司,PCB設(shè)計(jì)公司,迅安通科技公司介紹
專業(yè)PCB設(shè)計(jì),高速PCB設(shè)計(jì),PCB設(shè)計(jì)外包, PCB Layout,PCB Design,
發(fā)表于 10-13 15:48
pcb設(shè)計(jì)中如何設(shè)置坐標(biāo)原點(diǎn)
在PCB設(shè)計(jì)中,坐標(biāo)原點(diǎn)是一個(gè)非常重要的概念,它決定了PCB布局的起始位置和方向。 一、坐標(biāo)原點(diǎn)的定義 坐標(biāo)原點(diǎn)的概念 在PCB設(shè)計(jì)中,坐標(biāo)原點(diǎn)是一個(gè)參考點(diǎn),用于確定PCB布局的起始位
PCB設(shè)計(jì)與PCB制板的緊密關(guān)系
一站式PCBA智造廠家今天為大家講講PCB設(shè)計(jì)與PCB制板有什么關(guān)系?PCB設(shè)計(jì)與PCB制板的關(guān)系。PCB設(shè)計(jì)和制板是
PCB設(shè)計(jì)基本原則總結(jié),工程師必看
一站式PCBA智造廠家今天為大家講講pcb設(shè)計(jì)安全規(guī)則有哪些要求?PCB工藝規(guī)范及PCB設(shè)計(jì)安規(guī)原則。在PCB設(shè)計(jì)中,遵循安規(guī)(安全規(guī)范)原則是確保電子產(chǎn)品安全性和合規(guī)性的關(guān)鍵。接下來
PCB設(shè)計(jì)的EMC有哪些注意事項(xiàng)
一站式PCBA智造廠家今天為大家講講PCB layout的EMC設(shè)計(jì)應(yīng)該注意哪些? PCB設(shè)計(jì) emc注意事項(xiàng)。按照PCB設(shè)計(jì)流程,一個(gè)產(chǎn)品Layout完成之后,需要進(jìn)入嚴(yán)格的評(píng)審環(huán)節(jié),所設(shè)計(jì)的產(chǎn)品
PCB設(shè)計(jì)中的常見問題有哪些?
一站式PCBA智造廠家今天為大家講講PCB設(shè)計(jì)中的常見問題有哪些?PCB設(shè)計(jì)布局時(shí)容易出現(xiàn)的五大常見問題。在電子產(chǎn)品的開發(fā)過程中,PCB(Printed Circuit Board,印刷電路
![<b class='flag-5'>PCB設(shè)計(jì)</b>中的常見問題有哪些?](https://file1.elecfans.com/web2/M00/BD/A1/wKgaomWl19-AdsPbAAKUwSE-G5o529.png)
pcb設(shè)計(jì)
cadence原理圖、Allegro PCB設(shè)計(jì)。Aundefined
1.根據(jù)客戶要求代畫原理圖和PCB。
2.原理圖和PCB的修改。
3.單板、雙層板、多層板均可。
支持軟件: cadence
發(fā)表于 05-09 01:38
多層pcb設(shè)計(jì)如何過孔的原理
一站式PCBA智造廠家今天為大家講講如何實(shí)現(xiàn)多層PCB的過孔?多層pcb設(shè)計(jì)過孔的方法。在現(xiàn)代電子行業(yè)中,多層PCB設(shè)計(jì)已經(jīng)成為常見且重要的技術(shù)。多層
什么是PCB扇孔,PCB設(shè)計(jì)中對(duì)PCB扇孔有哪些要求
一站式PCBA智造廠家今天為大家講講 PCB扇孔什么意思?PCB設(shè)計(jì)中對(duì)PCB扇孔的要求及注意事項(xiàng)。什么是PCB扇孔?PCB設(shè)計(jì)中對(duì)
PCB設(shè)計(jì)阻抗不連續(xù)的原因及解決方法
一站式PCBA智造廠家今天為大家講講如何解決pcb設(shè)計(jì)阻抗不連續(xù)的問題?解決PCB設(shè)計(jì)中的阻抗不連續(xù)的方法。當(dāng)涉及到PCB(Printed Circuit Board)設(shè)計(jì)時(shí),阻抗一直
DC電源模塊的 PCB設(shè)計(jì)和布局指南
BOSHIDA ?DC電源模塊的 PCB設(shè)計(jì)和布局指南 DC電源模塊的PCB設(shè)計(jì)和布局是一個(gè)關(guān)鍵的步驟,它直接影響到電源的性能和穩(wěn)定性。下面是一些DC電源模塊的PCB設(shè)計(jì)和布局的指南: 1. 選擇
![DC電源模塊的 <b class='flag-5'>PCB設(shè)計(jì)</b>和布局指南](https://file1.elecfans.com/web2/M00/C3/9A/wKgaomXmu_qAVnzDADa94fpVXrs639.png)
評(píng)論