聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。
舉報投訴
-
汽車電子
+關注
關注
3034文章
8202瀏覽量
169044 -
賽靈思
+關注
關注
33文章
1795瀏覽量
132016 -
設備
+關注
關注
2文章
4616瀏覽量
71332
發布評論請先 登錄
相關推薦
spartan 6 14位LVDS 反序列化
spartan 6系列的FPGA 與14位ADC 輸出LVDS信號 怎么實現1:14的串轉并呢?iserdes2 在ise里面最高只能實現8位啊
發表于 04-25 15:20
請問altera的cyclone4支持ADS6148的DDR LVDS接口嗎?
ADS6148有14位數據寬度,采用DDR LVDS接口傳輸數字數據,一共有7對差分信號。我在XILINX的SPARTAN6數據手冊中,找到了明確的支持DDR LVDS和SDR LVDS接口的描述
發表于 12-17 07:00
基于Xilinx ZYNQ7000 FPGA嵌入式開發實戰指南
電子發燒友網站提供《基于Xilinx ZYNQ7000 FPGA嵌入式開發實戰指南.pdf》資料免費下載
發表于 12-10 15:31
?32次下載
【米爾-Xilinx XC7A100T FPGA開發板試用】測試一
感謝米爾電子和電子發燒友提供的米爾-Xilinx XC7A100T FPGA開發板。
MYD-J7A100T用的 FPGA 為 XILINX 公司 ARTIX-7 系列的 XC
7A1
發表于 12-08 08:48
采用Xilinx FPGA的AFE79xx SPI啟動指南
電子發燒友網站提供《采用Xilinx FPGA的AFE79xx SPI啟動指南.pdf》資料免費下載
發表于 11-15 15:28
?0次下載

Xilinx 7系列FPGA PCIe Gen3的應用接口及特性
Xilinx7系列FPGA集成了新一代PCI Express集成塊,支持8.0Gb/s數據速率的PCI Express 3.0。本文介紹了7系列FPGA PCIe Gen3的應用接口及

為兩個Xilinx(TM)LX240 Virtex-6(TM)器件供電
電子發燒友網站提供《為兩個Xilinx(TM)LX240 Virtex-6(TM)器件供電.pdf》資料免費下載
發表于 10-10 10:51
?0次下載

一文了解FPGA比特流的內部結構
比特流是一個常用詞匯,用于描述包含FPGA完整內部配置狀態的文件,包括布線、邏輯資源和IO設置。大多數現代FPGA都是基于SRAM的,包括Xilinx Spartan和Virtex系列

Spartan6 引腳輸出電壓求教
用Spartan-6 FPGA驅動ADC AD9265,由于原理圖設計問題(SVDD=1.8V) ,部分引腳控制線(AD9265的DFS引腳)接收的電平標準應該是1.8V,但是所有FPGA的VCCO
發表于 06-27 10:12
FPGA | Xilinx ISE14.7 LVDS應用
。
同時,Xilinx器件內部信號內部還提供了100歐姆電阻匹配,可參考Spartan-6 FPGA SelectIO Resources(UG381)
補充:
若要實現
發表于 06-13 16:28
評論