在线观看www成人影院-在线观看www日本免费网站-在线观看www视频-在线观看操-欧美18在线-欧美1级

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

利用FPGA設(shè)計(jì)工具減少設(shè)計(jì)周期時(shí)間和降低風(fēng)險(xiǎn)

YCqV_FPGA_EETre ? 來源:未知 ? 作者:劉勇 ? 2019-02-13 10:53 ? 次閱讀

當(dāng)面對(duì)一個(gè)項(xiàng)目計(jì)劃時(shí),你最后一次聽到“需要多長(zhǎng)時(shí)間就花多長(zhǎng)時(shí)間”或者“如果第一次不成功,不要擔(dān)心,你總能搞定的”這些話大概是什么時(shí)候的事?很可能從來就沒有過。隨著FPGA變得越來越強(qiáng)大,處理的任務(wù)范圍也越來越廣,縮短設(shè)計(jì)周期并且最小化風(fēng)險(xiǎn)變得前所未有的重要。

Pentek公司作為一家商用現(xiàn)貨(COTS)FPGA的數(shù)據(jù)處理和采集產(chǎn)品制造商,通常是FPGA技術(shù)與最終用戶應(yīng)用之間的接口。這使得Pentek處于支持客戶作為工程合作伙伴的獨(dú)特位置,其最終共同目標(biāo)是解決他們的最終需求。 Pentek已經(jīng)學(xué)到了很多關(guān)于如何縮短設(shè)計(jì)周期和最小化客戶風(fēng)險(xiǎn)的知識(shí)。 以下是Pentek及其客戶發(fā)現(xiàn)的有價(jià)值的一系列策略。

1. 利用FPGA設(shè)計(jì)工具

Pentek公司推出的每一款基于FPGA的產(chǎn)品交付時(shí)都附帶一整套功能包,作為IP來進(jìn)行安裝。盡管這些產(chǎn)品可以直接用來實(shí)現(xiàn)數(shù)據(jù)采集和處理的解決方案,但是大多數(shù)用戶都會(huì)安裝自己自定義的IP來進(jìn)行特定應(yīng)用的處理。Pentek公司推出的FPGA設(shè)計(jì)工具集搭配Zynq UltraScale+ RFSoC會(huì)提供所有生產(chǎn)用的IP以及一些通用功能的IP庫,用戶在搭建自己設(shè)計(jì)時(shí)可以用到。這些IP集成模塊可以輕松的導(dǎo)入Xilinx Vivado設(shè)計(jì)工具,所有IP都支持AXI4協(xié)議并且可以無縫對(duì)接Xilinx提供的IP資源。這可以讓我們快速訪問整個(gè)設(shè)計(jì),不用再去學(xué)習(xí)新的工具或者了解IP設(shè)計(jì)定義,從而節(jié)省了項(xiàng)目啟動(dòng)時(shí)間。

圖1:利用Xilinx和Pentek向?qū)K組合開展的FPGA設(shè)計(jì)

2. 使用廠家提供的IP功能

雖然每個(gè)用戶的設(shè)計(jì)都是不同的,但是所需的許多功能都是相似的,每一款硬件產(chǎn)品所提供的IP不僅支持硬件特性,比如A/D轉(zhuǎn)換板卡的數(shù)據(jù)采集或者D/A轉(zhuǎn)換板卡的波形發(fā)生器,而且還支持一些比較常見的高級(jí)功能,原本這些功能可能是由硬件來處理的。Pentek公司推出的基于Zynq UltraScale+ RFSoCs的產(chǎn)品支持以下功能庫:? 數(shù)據(jù)采集用于抓取和傳輸A/D數(shù)據(jù)? 波形生成,將數(shù)據(jù)傳輸給D/A或者讀取存儲(chǔ)在內(nèi)存中的波形數(shù)據(jù)? 用于雷達(dá)測(cè)試應(yīng)用的雷達(dá)啁啾聲和信號(hào)發(fā)生器? A/D校正功能? 100GigE UDP引擎? DMA引擎用于高速數(shù)據(jù)流設(shè)計(jì)

在每種情況下用戶都可以通過編輯提供的VHDL源代碼來使用這些IP功能,在所有情況下從競(jìng)爭(zhēng)的角度來看經(jīng)過測(cè)試的IP加速了產(chǎn)品開發(fā)并且降低了風(fēng)險(xiǎn)。

3. 簡(jiǎn)化從開發(fā)到部署的流程

Pentek公司推出的Quartz系列采用的是Zynq UltraScale+ RFSoCs,而且都是基于QuartzXM,它是一款緊湊的模塊系統(tǒng),包括了Zynq UltraScale+ RFSoC所需的所有電路設(shè)計(jì)

圖2:Model 6001 QuartzXM RFSoC模塊化系統(tǒng)

這個(gè)設(shè)計(jì)背后的想法很簡(jiǎn)單:解決模塊電路設(shè)計(jì)和PCB方面面臨的最大挑戰(zhàn),并且保證Zynq UltraScale+ RFSoC最佳的模擬和數(shù)字性能。當(dāng)這款模塊設(shè)計(jì)完成并且經(jīng)過驗(yàn)證,Pentek公司可以擴(kuò)展為各種接口形式的模塊,比如PCIe和3U VPX。

圖3:Model 5950,3U VPX RFSoC模塊板卡(拆下蓋子顯示的是QuartzXM)

雖然以標(biāo)準(zhǔn)的形式提供這種設(shè)計(jì)非常重要,但是用戶所能看到的最大好處是可以在有限的空間或者不滿足標(biāo)準(zhǔn)形式應(yīng)用部署Zynq UltraScale+ RFSoC。Pentek公司提供的工具集包含所需的電氣機(jī)械和散熱設(shè)計(jì)指導(dǎo),讓客戶能夠?yàn)镼uartzXM設(shè)計(jì)自己的承載板卡。將如此多的功能封裝在QuartzXM模塊中,用戶可以從一款經(jīng)過驗(yàn)證的Zynq UltraScale+ RFSoC平臺(tái)開始,專注于更簡(jiǎn)單的承載板卡設(shè)計(jì)。此外它還提供了一套標(biāo)準(zhǔn)的、低成本的、易于操作的原型開發(fā)流程,用戶可以根據(jù)自己情況選擇PCIe接口的Quartz模塊,或者使用3U VPX形式的模塊,還提供低成本的Model 8257開發(fā)模塊共用戶選擇。開發(fā)好應(yīng)用程序IP和軟件之后,在需要時(shí)可以通過設(shè)計(jì)定制的載板將解決方案部署到系統(tǒng)中,因?yàn)檫@兩個(gè)系統(tǒng)的硬件核心是相同的,所有IP和軟件可以在不做任何更改的情況下從開發(fā)移植到部署系統(tǒng)中,所以這些設(shè)計(jì)技術(shù)都大大降低了風(fēng)險(xiǎn),縮短了開發(fā)時(shí)間。

4. 提供工程師對(duì)工程師的支持方式,確保產(chǎn)品的成功

即使提供最好的產(chǎn)品文檔也抵不上工程師對(duì)工程師的對(duì)話交流,這對(duì)于設(shè)計(jì)的整個(gè)周期可以最小化風(fēng)險(xiǎn)同時(shí)節(jié)省時(shí)間。Pentek公司推出的所有產(chǎn)品都提供免費(fèi)的終身技術(shù)支持服務(wù),如果出現(xiàn)問題客戶可以隨時(shí)聯(lián)系到Pentek公司的工程師。

設(shè)計(jì)周期時(shí)間和降低風(fēng)險(xiǎn)是整個(gè)項(xiàng)目過程中非常真實(shí)重要的一部分,盡管風(fēng)險(xiǎn)永遠(yuǎn)是開發(fā)創(chuàng)新過程中固有的一部分,Pentek公司的態(tài)度是認(rèn)為降低風(fēng)險(xiǎn)縮短設(shè)計(jì)周期與為客戶提供最高性能和創(chuàng)新產(chǎn)品是同等重要的事情。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1639

    文章

    21885

    瀏覽量

    610834
  • Xilinx
    +關(guān)注

    關(guān)注

    73

    文章

    2175

    瀏覽量

    123720
  • Zynq-7000
    +關(guān)注

    關(guān)注

    3

    文章

    144

    瀏覽量

    37147

原文標(biāo)題:借助Zynq UltraScale+ RFSoCs縮短設(shè)計(jì)周期同時(shí)最小化風(fēng)險(xiǎn)

文章出處:【微信號(hào):FPGA-EETrend,微信公眾號(hào):FPGA開發(fā)圈】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏

    評(píng)論

    相關(guān)推薦

    請(qǐng)問有沒有可以設(shè)計(jì)圓形的NFC天線設(shè)計(jì)工具

    請(qǐng)問有沒有可以設(shè)計(jì)圓形的NFC天線設(shè)計(jì)工具
    發(fā)表于 03-12 06:59

    VirtualLab Fusion應(yīng)用:使用1D-1D EPE的光波導(dǎo)布局設(shè)計(jì)工具

    Fusion用Light Guide Toolbox Gold Edition為您提供了幾個(gè)系統(tǒng)的設(shè)計(jì)工具,幫助光學(xué)工程師以更可控的方式一步一步地解決設(shè)計(jì)過程。這些系統(tǒng)的設(shè)計(jì)工具涵蓋了器件的布局,以及耦合
    發(fā)表于 02-24 08:54

    VirtualLab Fusion應(yīng)用:光導(dǎo)布局設(shè)計(jì)工具

    摘要 隨著增強(qiáng)和混合現(xiàn)實(shí)(AR & MR)技術(shù)的發(fā)展,光波導(dǎo)器件已成為人們?cè)絹碓疥P(guān)注的對(duì)象。為了幫助光學(xué)工程師設(shè)計(jì)這樣的系統(tǒng),VirtualLab Fusion提供了幾個(gè)系統(tǒng)設(shè)計(jì)工具
    發(fā)表于 02-21 08:46

    使用IP核和開源庫減少FPGA設(shè)計(jì)周期

    /prologue-the-2022-wilson-research-group-functional-verification-study/),70% 的 FPGA 項(xiàng)目落后于計(jì)劃,12% 的項(xiàng)目落后計(jì)劃 50% 以上。 為此,很多FPGA廠商都在自己EDA
    的頭像 發(fā)表于 01-15 10:47 ?418次閱讀
    使用IP核和開源庫<b class='flag-5'>減少</b><b class='flag-5'>FPGA</b>設(shè)計(jì)<b class='flag-5'>周期</b>

    SOLIDWORKS二次開發(fā)參數(shù)化設(shè)計(jì)工具? 慧德敏學(xué)

    SOLIDWORKS二次開發(fā)參數(shù)化設(shè)計(jì)工具?涵蓋選型、建模、裝配、出圖、編碼、報(bào)表、集成等眾多環(huán)節(jié)和任務(wù)的整合,我們除了提供專業(yè)培訓(xùn),還可針對(duì)實(shí)際產(chǎn)品提供項(xiàng)目導(dǎo)入,實(shí)現(xiàn)交鑰匙工程,消除企業(yè)的所有風(fēng)險(xiǎn)
    的頭像 發(fā)表于 12-20 16:21 ?339次閱讀

    PI Expert在線設(shè)計(jì)工具新增功能

    PI Expert是我們值得信賴的在線設(shè)計(jì)工具,其性能和功能仍在不斷增強(qiáng)當(dāng)中。
    的頭像 發(fā)表于 12-19 09:47 ?531次閱讀

    晶圓制造生產(chǎn)周期時(shí)間的概念及意義

    本文介紹生產(chǎn)周期時(shí)間的概念以及其意義。 生產(chǎn)周期時(shí)間的概念 生產(chǎn)周期時(shí)間是指從生產(chǎn)原料(如硅片)進(jìn)入生產(chǎn)線,到最終產(chǎn)品(如完成制造的晶圓或芯片)從生產(chǎn)線輸出所需要的全部時(shí)間。在晶圓制造
    的頭像 發(fā)表于 11-28 11:16 ?810次閱讀

    安森美系統(tǒng)設(shè)計(jì)工具介紹

    就系統(tǒng)級(jí)設(shè)計(jì)而言,開發(fā)工具的重要性不亞于為您的應(yīng)用找到合適的方案。安森美提供豐富全面的工具和軟件,助您輕松掌控設(shè)計(jì)過程。我們的工具致力于幫助您找到合適的產(chǎn)品,并在整個(gè)設(shè)計(jì)周期的產(chǎn)品選型
    的頭像 發(fā)表于 11-14 09:46 ?575次閱讀
    安森美系統(tǒng)設(shè)<b class='flag-5'>計(jì)工具</b>介紹

    傳感器設(shè)計(jì)工具入門和故障排除指南

    電子發(fā)燒友網(wǎng)站提供《傳感器設(shè)計(jì)工具入門和故障排除指南.pdf》資料免費(fèi)下載
    發(fā)表于 11-11 13:50 ?0次下載
    傳感器設(shè)<b class='flag-5'>計(jì)工具</b>入門和故障排除指南

    FPGA基礎(chǔ)知識(shí)及設(shè)計(jì)和執(zhí)行FPGA應(yīng)用所需的工具

    本文將首先介紹FPGA的基礎(chǔ)知識(shí),包括FPGA的工作原理以及為什么要使用FPGA等,然后討論設(shè)計(jì)和執(zhí)行FPGA應(yīng)用所需的工具
    的頭像 發(fā)表于 11-11 11:29 ?1494次閱讀
    <b class='flag-5'>FPGA</b>基礎(chǔ)知識(shí)及設(shè)計(jì)和執(zhí)行<b class='flag-5'>FPGA</b>應(yīng)用所需的<b class='flag-5'>工具</b>

    優(yōu)化 FPGA HLS 設(shè)計(jì)

    ,可以通過使用 FPGA 工具設(shè)置優(yōu)化設(shè)計(jì)本身來最大限度地減少性能損失。 高效找到正確的FPGA工具設(shè)置 盡管設(shè)計(jì)
    發(fā)表于 08-16 19:56

    晶振頻率、脈沖、時(shí)鐘周期與機(jī)械周期的關(guān)系

    上次我們聊到了晶振的占空比,即信號(hào)在高電平持續(xù)時(shí)間與整個(gè)周期時(shí)間的比例。今天,我們來聊聊晶振頻率信號(hào)中的脈沖、時(shí)鐘周期和機(jī)械周期之間的關(guān)系。
    的頭像 發(fā)表于 07-17 14:38 ?2143次閱讀

    如何有效減少PCBA的打樣時(shí)間

    一站式PCBA智造廠家今天為大家講講PCBA加工如何減少打樣時(shí)間?有效減少PCBA打樣時(shí)間的方法。 如今,國(guó)內(nèi)電子加工業(yè)十分繁榮,作為專業(yè)PCBA加工廠家,訂單完成得越快越好,尤其是針
    的頭像 發(fā)表于 06-04 09:27 ?434次閱讀

    AMD Vitis?設(shè)計(jì)工具中的Libraries新功能介紹

    AMD Vitis? 2023.2 設(shè)計(jì)工具是 Vitis 設(shè)計(jì)工具變化較大的一個(gè)版本,設(shè)計(jì)流程和界面都發(fā)生了變化。
    的頭像 發(fā)表于 05-29 09:50 ?812次閱讀
    AMD Vitis?設(shè)<b class='flag-5'>計(jì)工具</b>中的Libraries新功能介紹

    FPGA開發(fā)如何降低成本,比如利用免費(fèi)的IP內(nèi)核

    FPGA開發(fā)過程中,利用免費(fèi)的IP內(nèi)核可以顯著提高開發(fā)效率,減少設(shè)計(jì)成本。以下是一些關(guān)于如何利用免費(fèi)IP內(nèi)核進(jìn)行FPGA開發(fā)的建議: 選擇適
    發(fā)表于 04-28 09:41
    主站蜘蛛池模板: 伊人成年综合网 | 99久久免费精品高清特色大片 | 美女扒尿口给男人桶到爽 | 波多野结衣一级特黄毛片 | 乱子伦xxxx厨房 | 性xxxxbbbb免费播放视频 | 1024手机在线看永久免费 | xx毛片| 看免费视频 | 三级全黄a | 亚洲电影在线播放 | 欧美一级看片免费观看视频在线 | 欧洲精品码一区二区三区免费看 | 国产欧美日韩视频免费61794 | 国产一区二卡三区四区 | 欧美性爽xxxⅹbbbb | 国产自在自线午夜精品视频 | 国产69精品久久久久9999 | 九九久久国产精品大片 | 久久福利青草精品资源 | 4438x亚洲最大| 日本最好的免费影院 | 亚欧精品一区二区三区 | 国产精品亚洲玖玖玖在线靠爱 | 亚洲日本一区二区三区在线不卡 | 亚洲性视频网站 | 四虎影院最新网址 | 国产小视频在线观看www | 欧美精品啪啪 | 美女骚网站 | 天堂a免费视频在线观看 | 三级网址在线 | 伊人99| 一区二区三区免费视频播放器 | 久久精品国产亚洲aa | 久久福利青草精品资源站免费 | www亚洲一区| 午夜视频在线网站 | 日本加勒比一区 | 久久永久免费视频 | 午夜欧美 |