UltraDevelop 2嵌入式分析軟件套件現(xiàn)在進行beta測試

嵌入式世界大會，德國紐倫堡和英國劍橋 - 2019年2月26日

UltraSoC今天宣布，其UltraDevelop 2集成開發(fā)環(huán)境（IDE）現(xiàn)在可用于beta測試，并正在向合格的重點客戶提供試用。新IDE將于本周在德國紐倫堡舉辦的嵌入式世界展會（Embedded World 2019）上首次公開展示。

UltraDevelop 2于2018年10月推出，為系統(tǒng)級芯片（SoC）的開發(fā)團隊提供了一個完整而全面的集成化開發(fā)環(huán)境（IDE）：集成了調試、運行控制和性能調優(yōu)功能，可為硬件、固件和軟件的運行提供集成化的視圖，以及高級異常檢測、可視化和數據科學等功能。 UltraDevelop 2利用UltraSoC系統(tǒng)級的片上監(jiān)控和分析基礎架構的巨大潛力，為芯片和系統(tǒng)開發(fā)人員提供可操作的洞察力，從而大幅降低開發(fā)成本和縮短產品上市時間，并改善最終產品的整體質量。

Microchip的子公司Microsemi的產品架構和規(guī)劃主管Ted Speers表示：“UltraSoC的系統(tǒng)級方案為我們的RISC-V?Mi-V?生態(tài)系統(tǒng)的做出了重要貢獻。 我們最近發(fā)布的PolarFire SoC架構的關鍵架構性特性之一就是廣泛的調試能力。 UltraSoC正是采用UltraDevelop 2提供的這種方法，采用單個控制器就可覆蓋以CPU為中心的和系統(tǒng)級的可視性，因而對于當今的SoC開發(fā)人員至關重要：現(xiàn)在我們還可以跨越整個工程設計周期，為客戶在流片前和流片生產后的開發(fā)工作提供同一種共同視圖和體驗。”

UltraDevelop 2完善了UltraSoC的片上監(jiān)控和分析硬件，降低了芯片設計和系統(tǒng)開發(fā)成本，并提高可靠性并縮短了形成最終產品的時間。 UltraDevelop 2的系統(tǒng)級整體開發(fā)方法意味著開發(fā)人員能夠在任何抽象級別上查看和分析軟件和硬件之間的交互。 除了UltraSoC專有技術外，UltraDevelop 2還利用了Imperas和Percepio提供的技術，他們均為UltraSoC的戰(zhàn)略合作伙伴。

UltraSoC首席技術官Gajinder Panesar評論道：“自從我們推出UltraDevelop 2以來，技術合作伙伴們和SoC客戶們一直都非常熱衷于利用該新軟件套件的優(yōu)勢，來更好地利用UltraSoC的嵌入式分析和監(jiān)控技術。 我們成功的關鍵是與領先的客戶和合作伙伴密切合作，以盡可能地提供最佳解決方案。”

Semico Research Corp 的ASIC和SoC首席分析師Rich Wawrzyniak最近就UltraDevelop 2做出了評論：“這些新工具預示著復雜的‘嵌入式分析’作為一種設計功能的出現(xiàn)，有可能對開發(fā)團隊的效率產生重大的、積極的影響，并降低日益上升的SoC成本。”

基于Percepio的Tracealyzer功能，UltraDevelop 2為工程師提供了硬件操作和高級軟件執(zhí)行的集成化可視性。對 Imperas的多處理器調試器的集成，使UltraDevelop 2能夠支持多核、多線程平臺，包括利用了不同處理器架構的內核組合，支持開發(fā)復雜的異構系統(tǒng)；隨著開發(fā)人員為滿足特定的功能及應用而在SoC中混合和配置各種CPU，這些系統(tǒng)正變得越來越普遍。

打造UltraDevelop 2的目的，是為了給SoC設計人員在選擇開發(fā)平臺時提供功能和靈活性的最佳組合，并且有能力對來自Arm、MIPS和RISC-V等供應商的20多種處理器架構進行實時運行控制。 開發(fā)人員可以從UltraSoC現(xiàn)有的合作伙伴（如Lauterbach）處獲得和部署第三方工具，并支持底層的UltraSoC硬件功能; 或者他們可以選擇UltraSoC提供的預集成配置。

有關UltraDevelop 2在嵌入式世界展會（Embedded World）上的更多信息，或者預約相關會議，請聯(lián)系jo.windel@ultrasoc.com預約。 UltraSoC的展示在位于3A 展廳的3A-536的RISC-V基金會展區(qū)（RISC-V Foundation Pavilion ）。