MAXII內部震蕩時鐘使用實例
①新建工程,并建一個verilog文檔作為頂層設計文件。
②配置內部振蕩器的宏功能。點擊Tools?MegaWizardPlug-InManager…,彈出如圖5.25所示的對話框。使用第一個默認選項新建一個宏功能,再點擊“next”。
然后在新彈出的窗口中如圖5.26進行選擇設置。功能部分選擇I/O下拉選項的最后一個“MAXIIoscillator”,器件選擇“MAXII”,語言選擇“VerilogHDL”,在輸出文件最后加上文件名,這里命名為“internal_osc”。完成設置后點擊“next”。
③往后就是具體的晶振的設置了,在第一步ParameterSetting里選擇使用的晶振頻率,EDA里也沒有需要設置的,Summary里選擇需要的輸出文件即可。
在配置完成后點擊“Finish”即可,然后到文件輸出的文件夾下找到internal_osc_inst.v文件,它是一個配置好的宏功能的例化文件,拷貝到我們的工程頂層下進行更改。更改后的頂層源代碼如下:
-
時鐘
+關注
關注
11文章
1891瀏覽量
133012 -
MAXII
+關注
關注
0文章
2瀏覽量
6863
發布評論請先 登錄
ADXL355內部時鐘的精度或者誤差為多少呢?
ADS1298芯片內部有無時鐘源呢?
ADS8363的內部SAR ADC時鐘是否是由CLOCK引腳上輸入的時鐘信號提供的?
LC震蕩器相位噪聲的分析與仿真

評論