簡介

工業(yè)機器視覺的目標之一是開發(fā)計算機和電子系統(tǒng)在工業(yè)生產(chǎn)質(zhì)量控制中取代人類視覺。網(wǎng)絡檢查系統(tǒng)目前用于許多應用中的缺陷檢測和質(zhì)量控制，例如高壓電纜絕緣，紙張，塑料袋，帶鋼，燃料芯塊，芯片包裝，木材，布料和織機的制造。自動檢測系統(tǒng)與手動檢查相比具有許多優(yōu)點。手工檢查表面缺陷是一項繁瑣的工作（如果不是不可能的話） - 通常是因為許多缺陷的尺寸很小，而且要檢查的區(qū)域非常大。

傳統(tǒng)的檢測系統(tǒng)包括線掃描相機，主機，圖像采集卡和一個或多個專用處理電路板。在本文中，我們將討論用于實時缺陷檢測的新集成設計環(huán)境的開發(fā) - 無需外部幀抓取器，并消除或減少對其他相關主機外圍系統(tǒng)的需求。包含可重新配置的現(xiàn)場可編程門陣列（FPGA）的處理板安裝在DALSA CCD相機內(nèi)。 FPGA直接連接到視頻數(shù)據(jù)流，并將數(shù)據(jù)輸出到相關的ADI Blackfin型ADSP-BF535P處理器，以便進一步處理。單獨使用FPGA進行低級處理代表了軟件和專用硬件實現(xiàn)之間的良好折衷。處理后的數(shù)據(jù)可以通過USB或Firewire端口傳輸?shù)絇C進行存儲，監(jiān)控和其他處理。本系統(tǒng)的目標是網(wǎng)絡檢查，但具有更廣泛的適用性。圖1顯示了一個沒有幀抓取器的工業(yè)檢測系統(tǒng)的基本框圖。

缺陷檢測任務被委托給兩個算法。第一個（預處理）承擔保守過濾器的角色。其目標是檢測所有可能的缺陷。該任務將主要使用FPGA作為視頻流濾波器實時執(zhí)行。這里的目的是提供一種快速識別可能或可能不會被歸類為有缺陷的可疑區(qū)域的可靠方法。在后處理中，我們的目標是使用ADI Blackfin ADSP-BF535P處理器識別缺陷的類型和嚴重程度。通常后一個過程是在主機上進行的，但是使用功能強大的ADI Blackfin處理器，可以在修改后的攝像機系統(tǒng)本地完成該過程的重要部分。

為實時應用程序（例如Web檢查）建立適當?shù)挠嬎悱h(huán)境是一項具有挑戰(zhàn)性的任務。在本文中，“實時”描述了能夠接收和處理連續(xù)視頻數(shù)據(jù)的任何成像系統(tǒng)。實時系統(tǒng)必須在分配的關鍵時間范圍內(nèi)執(zhí)行所有必需的操作。即使在極端系統(tǒng)負載的情況下，系統(tǒng)響應的執(zhí)行時間和邏輯順序也必須正確。本說明中描述的系統(tǒng)可實現(xiàn)每秒多達30百萬樣本的實時視頻處理。

測試設置

模擬測試夾具已經(jīng)建立了一個帶有變速操作裝置的卷筒紙制造工藝，如圖2所示。測試裝置包括一個DALSA TDI線掃描相機，一個帶有用于TDI同步的軸編碼器的電動滾筒，以及一個帶有直流光源的直流光源。光纖光導。我們的FPGA / DSP處理板安裝在常規(guī)攝像機控制板上方。來自各種Web源的缺陷樣本用于測試和驗證候選算法。

硬件

完整的硬件組件如圖3所示。

< img src>

圖4顯示了處理系統(tǒng)的框圖。來自FPGA的預處理數(shù)據(jù)存儲在FIFO中，F(xiàn)IFO緩沖數(shù)據(jù)以供數(shù)字信號處理器（DSP）進一步處理。處理硬件組件包括三個PCB-- FPGA板，DSP板和用于連接PC的USB / Firewire板。其他資源由董事會共享。

FPGA與DSP

我們的處理板支持FPGA或DSP或兩者的處理。如何選擇應用程序處理能力的配置？

DSP是一種專用微處理器，通常用C語言編寫，偶爾使用匯編代碼來提高系統(tǒng)性能。 DSP非常適合極其復雜的數(shù)學密集型任務，涉及條件處理。它的性能受時鐘速率和每個時鐘可以執(zhí)行的有用操作數(shù)量的限制。相比之下，F(xiàn)PGA是未提交的“門之海”。通過將門連接在一起以形成乘法器，寄存器，加法器等來對器件進行編程。數(shù)學是通過互連這些構建塊在硬件中完成的。這些塊的復雜程度可以從單個柵極到非常高的FIR濾波器級別，也可以是FFT給定的足夠的柵極以及互連它們的能力。性能受到芯片上可用門數(shù)和時鐘速率的限制。

FPGA和DSP因此代表了兩種截然不同的信號處理方法 - 每種方法都具有不同的優(yōu)勢。 FPGA可以輕松實現(xiàn)許多高采樣率應用，但DSP不適用。同樣地，存在許多復雜的軟件問題 - 易于DSP - FPGA無法解決這些問題。

由于這些互補特性，理想的系統(tǒng)將分離FPGA與數(shù)字信號處理器之間的工作。在我們的網(wǎng)絡檢查系統(tǒng)中，圖像本身上的大多數(shù)操作都很簡單且非常重復;所以這些原始操作最好在FPGA中實現(xiàn)。然而，成像管道通常用于識別被檢查對象中的“斑點”或“感興趣區(qū)域”。這些斑點的大小可以變化，因此后續(xù)處理往往更復雜。使用的算法通常是自適應，具體取決于blob的結果。考慮到所有因素，基于DSP的方法通常在成像流水線的后端更有效。

Xilinx Spartan IIE系列FPGA用于我們的系統(tǒng)，因為它具有額外的可配置邏輯塊（CLB）功能，可以更快的速度運行，用于基于存儲器的設計 - 并且它支持系統(tǒng)時鐘速率最高200 MHz。 CLB包括四輸入函數(shù)發(fā)生器，進位邏輯和存儲元件。每個CLB還包含組合函數(shù)發(fā)生器以提供五個或六個輸入功能的邏輯。

目前我們的設計使用XC2S200E，它具有5292個邏輯單元和200K系統(tǒng)門。該FPGA具有足夠的資源用于我們的許多目標應用，并且適合打包以構建單板相機內(nèi)系統(tǒng)。

選擇合適的DSP

這非常重要為我們的應用選擇合適的處理器。正確的外設和開發(fā)工具的功耗，成本和封裝，速度，性能和可用性是我們決定選擇ADSP-BF535P的主要因素。

ADSP-BF535P是Analog的成員器件Blackfin DSP產(chǎn)品系列。它將雙MAC DSP引擎，RISC類微處理器指令集和單指令多數(shù)據(jù)（SIMD）多媒體功能整合到一個指令集架構中。

電源

電源在網(wǎng)絡檢測系統(tǒng)中發(fā)揮著重要作用。在現(xiàn)場使用十幾個這樣的相機并不罕見。可能存在不需要通過DSP進一步處理數(shù)據(jù)的應用程序，或者應用程序可以以較低的DSP時鐘速度運行。通過使用ADSP-BF535P，我們不需要為了性能而犧牲功率。在Blackfin ADSP-BF535P中，可以通過降低核心電壓和頻率來降低功耗。為此，外部配套電源管理芯片ADP3053可用于動態(tài)控制核心電壓電平。 Blackfin DSP通過動態(tài)調(diào)度每個外設的時鐘輸入，提供額外的功率控制功能。此外，內(nèi)部時鐘僅路由到設備的啟用部分。例如，256KB片上L2存儲器被分成8個32KB存儲體。此功能可以降低功耗，因為這些存儲區(qū)僅在訪問時才會計時。

成本和封裝

Blackfin ADSP-BF535P是一種通用DSP遠遠低于其最接近的數(shù)字處理同行。在這個應用中，其緊湊的PBGA260封裝格式非常適合我們的3.5“×3.5”PCB。

速度

Web檢測系統(tǒng)要求使用密集的實時算法處理應用程序。因此，需要快速可編程的通用數(shù)字信號處理器來處理高速數(shù)據(jù)速率帶來的挑戰(zhàn)。 ADSP-BF535P的最大內(nèi)核時鐘（CCLK）為350 MHz。我們能夠以300 MHz成功運行我們的應用程序（在某些情況下減少功率）。 CCLK脈沖通過PLL產(chǎn)生，CCLK與系統(tǒng)時鐘（SCLK）的比率為1至31.使用20MHz外部振蕩器，我們能夠?qū)崿F(xiàn)300 MHz的CCLK。根據(jù)CCLK，可以實現(xiàn)133 MHz的最大SCLK。

性能

Blackfin處理器經(jīng)過高度優(yōu)化，可高效執(zhí)行DSP應用程序代碼。在圖像處理應用中，我們通常處理不同大小和種類的濾波器（無限脈沖響應，IIR;和有限脈沖響應，F(xiàn)IR）或應用快速傅立葉將（FFT）轉(zhuǎn)換為數(shù)據(jù)。表1顯示了在ADSP-BF535P上完成的一些基準測試。

表1. ADSP-BF535P信號處理算法基準測試。

外圍設備

ADSP-21535P包含一組豐富的外設，通過多條高帶寬總線連接到內(nèi)核，提供系統(tǒng)配置的靈活性和出色的整體系統(tǒng)性能。它提供USB和PCI總線，無需外圍無外設擴展用于昂貴的外部組件。

為了以中等數(shù)據(jù)速率將處理后的數(shù)據(jù)從相機傳輸?shù)絇C，USB似乎是一個很好的解決方案。但是，由于處理板的功耗相對較高，我們無法使用USB的總線供電功能.USB最有用的功能之一就是可熱插拔，掃描攝像頭可以插入或拔出監(jiān)控系統(tǒng)（本例中為PC），無需關閉PC。對于高數(shù)據(jù)速率應用，使用一系列監(jiān)控攝像頭，IEEE Std.1394 Firewire是被推薦 - 它的帶寬是USB 1.1的30倍。

開發(fā)工具

我們使用VisualDSP ++ ?來開發(fā)和調(diào)試我們的代碼。 VisualDSP ++包括一個集成開發(fā)環(huán)境（IDE）和一個提供高效項目管理的調(diào)試器，使我們能夠在程序的編輯，構建和調(diào)試之間輕松移動。還提供ADSP-BF535評估平臺。

算法

在FPGA / DSP處理系統(tǒng)中成功模擬并實現(xiàn)了不同的算法。這里我們簡要描述模糊邏輯和1D AR算法。感興趣的讀者可以參考參考文獻了解更多細節(jié)。

模糊邏輯

模糊邏輯的一種新的令人興奮的應用是用于網(wǎng)絡檢測系統(tǒng)中的缺陷檢測。手動檢測系統(tǒng)中的缺陷通常由語言變量描述和識別，例如較暗或較亮區(qū)域; 更小或更大的對象，因此模糊邏輯似乎是缺陷檢測應用程序的良好候選者。為了應用該算法，從“黃金”（無缺陷）模板離線導出一組紋理特征。這些紋理特征用作模糊決策引擎的輸入。獲得整個可能輸入范圍的輸出并存儲在查找表（LUT）中。所提出的算法已經(jīng)在具有多個染色缺陷的隨機紋理樣本上進行了測試（圖5）;圖像以256行×256列的分辨率數(shù)字化，具有8位灰度信息。應用算法的結果如圖6所示。

使用ADSP-BF535P，采用一維自回歸（1D AR）算法，定位缺陷的確切位置。

1D AR算法的硬件實現(xiàn)

圖7顯示了1D AR算法的簡化信號流。

1D AR算法可以很容易地在ADSP-BF535P中實現(xiàn)，并結合模糊邏輯算法來檢測缺陷線中缺陷的確切位置。

AR算法是IIR濾波器（AR預測器）。由于IIR濾波器比FIR濾波器更快，因此它們更適合實時應用。實驗表明，8階濾波器適用于大多數(shù)紋理。計算單元執(zhí)行單周期操作，并且沒有計算流水線。缺陷線像素的灰度級可以存儲在片上SRAM中，然后通過DMA控制器將它們無形地轉(zhuǎn)移到外部存儲器或PC中。

結論

<我們已經(jīng)描述了一個相機原型處理板，它基本上由一個FPGA和一個ADI Blackfin處理器組成。討論了實時Web檢測系統(tǒng)的一些重要問題，以及參數(shù) - 例如：功耗，成本，封裝，速度，性能以及對正確外設和開發(fā)工具的需求 - 這些都促使我們選擇ADSP- BF535適合我們的應用。我們展示了Blackfin ADSP-BF535為實現(xiàn)低功耗，高性能，實時嵌入式應用提供了一個極好的平臺。