在上周的美國SFF晶圓代工論壇上，三星發(fā)布了新一代的邏輯工藝路線圖，2021年就要量產(chǎn)3nm工藝了，而且首發(fā)使用新一代GAA晶體管工藝，領(lǐng)先對手臺積電1年時間，領(lǐng)先Intel公司至少2-3年時間。

除了3nm工藝，實際上三星還準備了其他各種各樣的工藝，從14、10nm節(jié)點往下覆蓋到每一個數(shù)字上了，未來還要進軍3nm以下的2nm甚至1nm工藝，要挑戰(zhàn)半導(dǎo)體的物理學極限。

這也帶來了另外一個問題，那就是大家對三星的制程工藝感覺很混亂，比如高通的驍龍處理器，用三星代工的就有10nm工藝，還有11nm工藝的，也有8nm工藝的，未來可能還有6nm、5nm工藝的，這些工藝都有什么區(qū)別？

Cacdence公司官方博客專欄作家保羅麥克萊倫日前撰文分析了三星的制程工藝，用一張簡潔而且清晰的圖標匯總了三星目前的制程工藝，如下所示：

三星目前的工藝實際上分為四大節(jié)點，分別是14nm、10nm、7nm及3nm，每代節(jié)點還會有多個衍生版，其中14nm節(jié)點有14nm LPE、14nm LPP、14nm LPC、14nm LPU及11nm LPP版本，10nm節(jié)點有10nm LPE、10nm LPP、8nm LPP、8nm LPU及尚在開發(fā)中的版本。

7nm節(jié)點中，三星這一次放棄LPE低功耗，直接進入了7nm LPP（還有EUV光刻工藝輔助）、6nm LPP、5nm LPE、4nm LPE等衍生版。

真正發(fā)生重大變革的是3nm節(jié)點，因為3nm開始會放棄FinFET轉(zhuǎn)向GAA晶體管，第一代是3GAE工藝，還有優(yōu)化版3GAP工藝，后續(xù)還在繼續(xù)優(yōu)化改良中。

三星各個工藝的時間點也不同，7nm EUV工藝今年4月份開始量產(chǎn)，下半年開始推6nm工藝，5nm工藝今年4月份完成開發(fā)，下半年首次流片，2020年量產(chǎn)。

4nm工藝今年下半年完成開發(fā)，而3nm GAE工藝已經(jīng)發(fā)布了1.0版PDK，預(yù)期是2021年量產(chǎn)。