IP(知識(shí)產(chǎn)權(quán))核將一些在數(shù)字電路中常用,但比較復(fù)雜的功能塊,如FIR濾波器、SDRAM控制器、PCI接口等設(shè)計(jì)成可修改參數(shù)的模塊。隨著CPLD/FPGA的規(guī)模越來(lái)越大,設(shè)計(jì)越來(lái)越復(fù)雜(IC的復(fù)雜度以每年55%的速率遞增,而設(shè)計(jì)能力每年僅提高21%),設(shè)計(jì)者的主要任務(wù)是在規(guī)定的時(shí)間周期內(nèi)完成復(fù)雜的設(shè)計(jì)。
-
控制器
+關(guān)注
關(guān)注
114文章
17026瀏覽量
183312 -
濾波器
+關(guān)注
關(guān)注
162文章
8107瀏覽量
181363 -
SDRAM
+關(guān)注
關(guān)注
7文章
441瀏覽量
56117
發(fā)布評(píng)論請(qǐng)先 登錄
分享正點(diǎn)原子FPGA開(kāi)發(fā)板全套資料
正點(diǎn)原子開(kāi)拓者FPGA開(kāi)發(fā)板資料連載第十三章 IP核之PLL實(shí)驗(yàn)
正點(diǎn)原子開(kāi)拓者FPGA開(kāi)發(fā)板資料連載第二十一章 VGA圖片顯示實(shí)驗(yàn)
正點(diǎn)原子開(kāi)拓者FPGA開(kāi)發(fā)板資料連載第四十三章 以太網(wǎng)通信實(shí)驗(yàn)(2)
正點(diǎn)開(kāi)拓者FPGA開(kāi)發(fā)板使用問(wèn)題
FPGA verilog相關(guān)視頻:quartus中的qsys的講解

正點(diǎn)原子開(kāi)拓者FPGA Qsys視頻:uC/GUI圖片/數(shù)字顯示實(shí)驗(yàn)

正點(diǎn)原子開(kāi)拓者FPGA Qsys視頻:uCOS II任務(wù)管理與時(shí)間管理(2)

正點(diǎn)原子開(kāi)拓者FPGA Qsys視頻:自定義IP核之?dāng)?shù)碼管(2)

正點(diǎn)原子開(kāi)拓者FPGA Qsys視頻:PIO按鍵控制LED

正點(diǎn)原子開(kāi)拓者FPGA Qsys視頻:PIO IRQ

正點(diǎn)原子開(kāi)拓者FPGA Qsys視頻:EPCS IP核

正點(diǎn)原子開(kāi)拓者FPGA Qsys視頻:Hello World

評(píng)論