SDRAM(Synchronous DRAM)即同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器。同步是指 Memory工作需要同步時(shí)鐘,內(nèi)部的命令的發(fā)送與數(shù)據(jù)的傳輸都以它為基準(zhǔn);動(dòng)態(tài)是指存儲(chǔ)陣列需要不斷的刷新來(lái)保證數(shù)據(jù)不丟失;隨機(jī)是指數(shù)據(jù)不是線性依次存儲(chǔ),而是自由指定地址進(jìn)行數(shù)據(jù)讀寫(xiě)。
-
FPGA
+關(guān)注
關(guān)注
1644文章
21991瀏覽量
615270 -
SDRAM
+關(guān)注
關(guān)注
7文章
441瀏覽量
56110 -
存儲(chǔ)器
+關(guān)注
關(guān)注
38文章
7641瀏覽量
166643
發(fā)布評(píng)論請(qǐng)先 登錄
SDRAM的介紹及設(shè)計(jì)應(yīng)用
基于FPGA的高速SDRAM控制器的視頻應(yīng)用
基于FPGA的外部存儲(chǔ)器設(shè)計(jì)

高速SDRAM存儲(chǔ)器接口電路設(shè)計(jì)(Altera FPGA開(kāi)發(fā)板)

基于FPGA的DDR2 SDRAM存儲(chǔ)器用戶接口設(shè)計(jì)
設(shè)計(jì)和調(diào)試高速存儲(chǔ)器接口的高效設(shè)計(jì)流程模型介紹

FPGA讀寫(xiě)SDRAM的實(shí)例和SDRAM的相關(guān)文章及一些SDRAM控制器設(shè)計(jì)論文

FPGA開(kāi)發(fā)板中幾種不同的存儲(chǔ)器
使用FPGA讀寫(xiě)SDRAM存儲(chǔ)器的實(shí)例工程文件和程序免費(fèi)下載
如何使用FPGA實(shí)現(xiàn)高速圖像存儲(chǔ)系統(tǒng)中的SDRAM控制器

MCU的存儲(chǔ)器介紹

評(píng)論