防止電路閂鎖的建議

1、如果由于上電排序而發生閂鎖，可以利用二極管與VDD串聯如果任何時候器件的數字輸入或輸出都超過VDD，可以在VDD串聯二極管（如下圖使用1N914）來阻止SCR觸發和隨后的閂鎖產生。這是因為二極管能夠防止寄生橫向PNP晶體管的基極電流從VDD引腳流出，從而防止SCR觸發。

2、將肖特基二極管添加到DGND（數字地）可防止電壓不足如果器件的數字輸入和輸出隨時低于DGND，則可以從這些輸入或輸出連接到DGND的肖特基二極管將有效地將負偏移鉗位在-0.3V至-0.4V之間。這可以防止寄生NPN晶體管的發射極與基極結導通，并且還可以防止SCR觸發。

3、在DGND和AGND（模擬地）之間連接肖特基二極管如果DGND電位偶爾會超過AGND0.3V或更多，則可以在器件兩個引腳之間放置肖特基二極管來將阻止相關寄生NPN晶體管的導通。這提供了額外的防止閂鎖的保護。此外，與前面提到的反向并聯連接的額外二極管可以在另一個方向上將DGND限制到AGND，這大大減少了數字噪聲被注入器件的可能性。

閂鎖效應介紹

閂鎖效應是CMOS工藝所特有的寄生效應，嚴重會導致電路的失效，甚至燒毀芯片。閂鎖效應是由NMOS的有源區、P襯底、N阱、PMOS的有源區構成的n-p-n-p結構產生的，當其中一個三極管正偏時，就會構成正反饋形成閂鎖。避免閂鎖的方法就是要減小襯底和N阱的寄生電阻，使寄生的三極管不會處于正偏狀態。 靜電是一種看不見的破壞力，會對電子元器件產生影響。ESD 和相關的電壓瞬變都會引起閂鎖效應（latch-up），是半導體器件失效的主要原因之一。

如果有一個強電場施加在器件結構中的氧化物薄膜上，則該氧化物薄膜就會因介質擊穿而損壞。很細的金屬化跡線會由于大電流而損壞，并會由于浪涌電流造成的過熱而形成開路。這就是所謂的“閂鎖效應”。在閂鎖情況下，器件在電源與地之間形成短路，造成大電流、EOS（電過載）和器件損壞。