去耦電容的有效使用方法

去耦電容有效使用方法的要點(diǎn)大致可以分為兩種。

本文就以下三點(diǎn)中的“要點(diǎn)1”進(jìn)行介紹，請大家繼續(xù)期待今后的文章。

● 要點(diǎn)1：使用多個去耦電容

● 要點(diǎn)2：降低電容的ESL（等效串聯(lián)電感）

● 其他注意事項(xiàng)

要點(diǎn)1：使用多個去耦電容

去耦電容的有效使用方法之一是用多個（而非1個）電容進(jìn)行去耦。使用多個電容時，使用相同容值的電容時和交織使用不同容值的電容時，效果是不同的。

使用多個容值相同的電容時

下圖是使用1個22μF的電容時（藍(lán)色）、增加1個變?yōu)?個時（紅色）、再增加1個變?yōu)?個（紫色）時的頻率特性。

如圖所示，當(dāng)增加容值相同的電容后，阻抗在整個頻率范圍均向低的方向轉(zhuǎn)變，也就是說阻抗越來越低。

這一點(diǎn)可通過思考并聯(lián)連接容值相同的電容時，到諧振點(diǎn)的容性特性、取決于ESR（等效串聯(lián)電阻）的諧振點(diǎn)阻抗、諧振點(diǎn)以后的ESL（等效串聯(lián)電感）影響的感性特性來理解。

并聯(lián)的電容容值是相加的，所以3個電容為66μF，容性區(qū)域的阻抗下降。

諧振點(diǎn)的阻抗是3個電容的ESR并聯(lián)，因此為，假設(shè)這些電容的ESR全部相同，則ESR減少至1/3，阻抗也下降。

諧振點(diǎn)以后的感性區(qū)域的ESL也是并聯(lián)，因此為，假設(shè)3個電容的ESL全部相同，則ESL減少至1/3，阻抗也下降。

由此可知，通過使用多個相同容值的電容，可在整個頻率范圍降低阻抗，因此可進(jìn)一步降低噪聲。

使用多個容值不同的電容時

這些曲線是在22μF的電容基礎(chǔ)上并聯(lián)增加0.1μF、以及0.01μF的電容后的頻率特性。

通過增加容值更小的電容，可降低高頻段的阻抗。相對于一個22μF電容的頻率特性來說，0.1μF和0.01μF的特性是合成后的特性（紅色虛線）。

這里必須注意的是，有些頻率點(diǎn)產(chǎn)生反諧振，阻抗反而增高，EMI惡化。反諧振發(fā)生于容性特性和感性特性的交叉點(diǎn)。

所增加電容的電容量，一般需要根據(jù)目標(biāo)降噪頻率進(jìn)行選型。

另外，在這里給出的頻率特性波形圖是理想的波形圖，并未考慮PCB板的布局布線等引起的寄生分量。在實(shí)際的噪聲對策中，需要考慮寄生分量的影響。下一篇文章將介紹第2個要點(diǎn)。

關(guān)鍵要點(diǎn):

去耦電容的有效使用方法有兩個要點(diǎn)：

①使用多個電容

②降低電容的ESL。

使用多個電容時，容值相同時和不同時的效果不同。