UltraFast 設(shè)計(jì)方法是由賽靈思推薦的一套最佳實(shí)踐,旨在最大限度提升生產(chǎn)力,并減少?gòu)?fù)雜系統(tǒng)的設(shè)計(jì)迭代,面向系統(tǒng)包括嵌入式處理器、模擬與數(shù)字化處理、高速連接、以及網(wǎng)絡(luò)處理。如欲了解詳情,請(qǐng)參閱《UltraFast 設(shè)計(jì)方法指南(適用于 Vivado Design Suite)》 UG949)。
UltraFast 設(shè)計(jì)方法檢查表 (XTP301) 包含了所有常見(jiàn)問(wèn)題,重點(diǎn)關(guān)注設(shè)計(jì)在下游能夠產(chǎn)生影響的方方面面,并介紹了通常被忽略或未知的潛在問(wèn)題。它能夠幫助您輕松訪問(wèn)相關(guān)輔助材料。該檢查表已經(jīng)納入 Xilinx Documentation Navigator 工具 (DocNav) 中。
本快速參考指南重點(diǎn)介紹了關(guān)鍵的設(shè)計(jì)方法步驟,有助于更快地實(shí)現(xiàn)系統(tǒng)集成與設(shè)計(jì)實(shí)現(xiàn),從而利用賽靈思器件與工具創(chuàng)造最大限度的價(jià)值。同時(shí)也提供了相關(guān)輔助材料的提示。本指南中涵蓋的主要設(shè)計(jì)任務(wù)包括:
主板和器件規(guī)劃
設(shè)計(jì)輸入和設(shè)計(jì)實(shí)現(xiàn)
頂層設(shè)計(jì)驗(yàn)證
設(shè)計(jì)分析
設(shè)計(jì)收斂
我是分割線
-
嵌入式處理器
+關(guān)注
關(guān)注
0文章
255瀏覽量
30811 -
網(wǎng)絡(luò)處理
+關(guān)注
關(guān)注
0文章
5瀏覽量
6374 -
高速連接器
+關(guān)注
關(guān)注
3文章
22瀏覽量
12094
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
![](https://file1.elecfans.com/web2/M00/84/5C/wKgZomRmBHGAHtB8AABnjFOASBM856.png)
玩轉(zhuǎn)FPGA,賽靈思FPGA設(shè)計(jì)大賽開(kāi)賽啦
FPGA是用altera多還是賽靈思的多呢
什么是賽靈思豐富目標(biāo)設(shè)計(jì)平臺(tái)?
為什么說(shuō)賽靈思已經(jīng)遠(yuǎn)遠(yuǎn)領(lǐng)先于Altera?
這顆賽靈思是限制料還是翻新料?
XilinxVivado設(shè)計(jì)套件加入全新UltraFast設(shè)計(jì)方法
賽靈思收購(gòu)深鑒科技_賽靈思收購(gòu)目的及發(fā)展
賽靈思的目標(biāo)和發(fā)展
![<b class='flag-5'>賽</b><b class='flag-5'>靈</b><b class='flag-5'>思</b>的目標(biāo)和發(fā)展](https://file.elecfans.com/web1/M00/99/54/pIYBAF0VQT2AG6tmAABpyVO40wY336.jpg)
評(píng)論