眾所周知，嵌入式視覺不是一個新概念;它只是定義了一個系統(tǒng)，其中包括一個視覺設置，在沒有外部計算機的情況下控制和處理數(shù)據(jù)。它已廣泛應用于工業(yè)質(zhì)量控制，最為人熟悉的例子比如“智能相機”。近年源于消費類市場經(jīng)濟適用硬件器件的開發(fā)，相較于以往使用電腦的方案，這些器件大幅度減小了材料清單（BOM）成本和產(chǎn)品體積。舉個例子，小型系統(tǒng)集成商或OEM現(xiàn)在能夠小批量采購諸如NVIDIA Jetson的單板機或模塊系統(tǒng);而較大型的OEM則可以直接獲得如高通驍龍（Qualcomm Snapdragon）或英特爾（Intel）Movidius Myriad 2 等圖像信號處理器。在軟件級方面， 市面軟件庫能夠加快專用視覺系統(tǒng)的開發(fā)速度，減小配置難度， 即便是針對小批量生產(chǎn)。

第二個推動嵌入式視覺系統(tǒng)發(fā)展的變化是機器學習的出現(xiàn)，它使實驗室中的神經(jīng)網(wǎng)絡能夠接受培訓，然后直接上傳到處理器中，以便它能夠自動識別特征，并實時做出決定。

能夠提供適用于嵌入式視覺系統(tǒng)的解決方案，對于面向這些高增長應用的成像企業(yè)來說至關重要。圖像傳感器由于能夠直接影響嵌入式視覺系統(tǒng)的效能和設計，因而在大規(guī)模引進中有重要角色，而它的主要推動因素可概括為：更小尺寸、重量、功耗和成本，英語簡稱為“SWaP-C”（decreasing Size， Weight， Power and Cost）。

1. 降低成本至關重要

嵌入式視覺新應用的加速推動器是滿足市場需求的價格，而視覺系統(tǒng)成本正是實現(xiàn)這要求的一個主要制肘。

1.1 節(jié)省光學成本

減小視覺模塊成本的第一個途徑是縮小產(chǎn)品尺寸，原因有兩個：首先是圖像傳感器的像素尺寸愈小，晶圓便可以制造更多的芯片;另一方面?zhèn)鞲衅骺梢允褂酶「统杀镜墓鈱W組件，二者都能夠降低固有成本。例如Teledyne e2v的Emerald 5M傳感器把像素尺寸減小至2.8μm，讓S口（M12）鏡頭能夠用于五百萬像素全局快門傳感器上，帶來直接的成本節(jié)省──入門級的M12鏡頭的價格約為10美元， 而較大尺寸的C口或F口鏡頭成本是其10到20倍。所以減小尺寸是降低嵌入式視覺系統(tǒng)成本的有效方法。

對于圖像傳感器制造商來說，這種降低的光學成本對設計有另一個影響，因為一般來說，光學成本越低，傳感器的入射角越不理想。因此，低成本光學需要在像素上方設計特定的位移微透鏡，以補償來自廣角的畸變和聚焦光。

1.2 傳感器低成本接口

除了光學優(yōu)化，傳感器接口的選擇也間接影響視覺系統(tǒng)的成本。MIPI CSI-2接口是實現(xiàn)節(jié)約成本的最合適選擇（它最初是由MIPI聯(lián)盟為移動行業(yè)開發(fā)的）。它已被大多數(shù)ISP廣泛采用，并已開始在工業(yè)市場采用，因為它提供了一個從NXP、Nvidia、高通公司或Intel等公司的低成本的片上系統(tǒng)（SOC）或模塊上系統(tǒng)（SOM）的集成。設計一種具有MIPI CSI-2傳感器接口的CMOS圖像傳感器，無需任何中間轉(zhuǎn)換器橋，直接將圖像傳感器的數(shù)據(jù)傳輸?shù)?a href="http://m.xsypw.cn/v/tag/2447/" target="_blank">嵌入式系統(tǒng)的主機SOC或SOM，從而節(jié)省了成本和PCB空間，當然，在基于多傳感器的嵌入式系統(tǒng)（如360度全景系統(tǒng)）中，這一優(yōu)勢更為突出。

不過這些好處受到一些限制，因為MIPI接口的連接距離限制為20cm，這在傳感器距離主機處理器較遠的遠程設置中可能不是最佳的。在這些配置中，以犧牲小型化為代價，使用集成更長接口的相機板解決方案是比較好的選擇。一些現(xiàn)成的解決方案可以集成，例如工業(yè)相機制造商（如Flir、AVT、Basler等）的相機板通?？稍贛IPI或USB3接口中使用，后者能夠達到的范圍可以超過3米至5米。

1.3 減小開發(fā)成本

在投資新產(chǎn)品時，不斷上升的開發(fā)成本往往是一個挑戰(zhàn);它可能會在一次性開發(fā)費上花費數(shù)百萬美元，并給上市時間帶來壓力。對于嵌入式視覺，這種壓力變得更大，因為模塊化（即產(chǎn)品能否切換使用多種圖像傳感器）是集成商的重要考慮。幸運的是，通過在傳感器之間提供一定程度的交叉兼容性，例如，通過定義共享相同像素體系結(jié)構的組件系列以具有穩(wěn)定的光電性能，通過具有共用光學中心來共享單個前端機制，以及通過兼容的PCB組件來簡化評估，集成和供應鏈，從而減小開發(fā)費用。

為簡化相機板設計（即使用于多款傳感器），有兩種方法設計傳感器封裝。針腳對針腳兼容是相機板設計人員的首選設計，因為它能使多種傳感器共享同一電路和控制，使得組裝完全不受PCB設計影響。另一個選擇是采用尺寸兼容的傳感器，這樣同一PCB可以使用多款傳感器，但是這也意味著他們可能要應付每一款傳感器的接口和布線的差異狀況。

圖1 圖像傳感器可經(jīng)設計提供針腳兼容（圖左）或尺寸兼容（圖右）以實現(xiàn)專有PCB布局設計

2. 能效提供更佳單獨工作能力

微型電池驅(qū)動的設備是最明顯的受益于嵌入式視覺的應用程序，因為外部計算機阻止任何便攜式應用程序的發(fā)生。為了降低系統(tǒng)的能耗，圖像傳感器現(xiàn)在包含了多種功能，使系統(tǒng)設計者能夠節(jié)省電力。

從傳感器角度出發(fā)，有多種方法減小嵌入式視覺系統(tǒng)功耗而不損采集幀率。最簡單的方法是通過盡可能長時間使用待機或閑置模式，在系統(tǒng)級最小化傳感器本身的動態(tài)操作。待機模式通過關閉仿真電路，把傳感器的功耗降低到工作模式的10%以下。而閑置模式則可把功耗減半，并讓傳感器在數(shù)微秒內(nèi)重新啟動獲取圖像。

而在傳感器設計集成節(jié)能的另一個方法是采用先進光刻節(jié)點技術。技術節(jié)點越小，轉(zhuǎn)換晶體管所需的電壓便越小，由于功耗與電壓成正比，這樣就能降低功耗。所以10年前使用180nm技術生產(chǎn)的像素不單把晶體管縮小到110nm，同時也把數(shù)字電路的電壓從1.9伏降到1.2伏。下一世代的傳感器將使用65nm技術節(jié)點，使得嵌入式視覺應用更省能。

最后一點是，通過選擇合適的圖像傳感器，可以在某些條件下降低LED燈的能耗。有一些系統(tǒng)必須使用主動照明，例如三維地圖生成、動作停頓、或是純粹使用順序脈沖指定波長來提高反差。在這些情形下，減低圖像傳感器在低亮度環(huán)境下的噪聲便能實現(xiàn)更低的功耗。減小了傳感器噪聲，工程人員便可決定減小電流密度強度，或是減小集成進嵌入式視覺系統(tǒng)的LED燈數(shù)目。 在其他情況下，當圖像捕獲和LED閃爍由外部事件觸發(fā)時，選擇適當?shù)膫鞲衅髯x出結(jié)構可以顯著節(jié)省電能。 使用傳統(tǒng)卷簾快門傳感器，幀全曝光時LED燈必需全開，而全局快門傳感器則允許只在幀的某部份開動LED燈。所以如使用像素內(nèi)相關雙采樣（CDS）應用下，以全局快門傳感器替代卷簾快門傳感器就可以節(jié)省照明成本，同時仍保持與顯微鏡中使用的CCD傳感器一樣低的噪聲。

3. 片上功能為應用程序設計的視覺系統(tǒng)鋪平了道路

嵌入式視覺的一些偏鋒延展概念，引導我們對圖像傳感器進行全面定制，以3D堆疊方式集成所有處理功能（芯片上的系統(tǒng)） 以實現(xiàn)優(yōu)化性能和功耗。不過，開發(fā)這一類產(chǎn)品的成本十分高昂，能夠達到這一集成水平的全定制傳感器長遠來說并非完全不可能，而現(xiàn)在我們正處于一個過渡階段，包含將某些功能直接嵌入到傳感器，以減省計算負載和加快處理時間。

例如在條形碼閱讀應用，Teledyne e2v公司已擁有專利技術，將包含一個專有條形碼識別算法的嵌入式功能加進傳感器芯片，這算法可以找出每一幀幅內(nèi)的條形碼位置，讓圖像信號處理器只需聚焦于這些范圍，提高數(shù)據(jù)處理效率。

圖2 Teledyne e2v Snappy五百萬像素芯片，自動識別條形碼位置

另一個減少處理負載和優(yōu)化“良好”數(shù)據(jù)的功能是Teledyne e2v的專利快速曝光模式，該模式使傳感器能夠自動校正曝光時間，以避免照明條件變化時出現(xiàn)飽和。 這項功能優(yōu)化了處理時間，因為它適應了單幀中光照的波動，而且這種快速反應最大限度地減少了處理器需要處理的“壞”圖像的數(shù)量。

這些功能通常是特定的，需要很好地理解客戶的應用程序。只要對應用程序有足夠的了解，就可以設計多種其他片上功能來優(yōu)化嵌入式視覺系統(tǒng)。

4. 減小重量尺寸以配合最小應用空間

嵌入式視覺系統(tǒng)的另一主要要求是能夠配合狹小空間，或是重量要小，以便用于手持式設備/或延長電池推動產(chǎn)品的工作時間。這就是現(xiàn)在大部份嵌入式視覺系統(tǒng)使用只有1MP到5MP的低分辨率小型光學格式傳感器的原因。

減小像素芯片的尺寸只是減小圖像傳感器占位面積和重量的第一步。現(xiàn)在的65nm工藝讓我們能夠把全局快門像素尺寸減小至2.5μm而不損光電性能。這種生產(chǎn)工藝使得諸如全高清全局快門CMOS圖像傳感器能夠配合手機市場要求小于1/3英寸的規(guī)格。

減小傳感器重量和占位面積的另一主要技術是縮小封裝尺寸。芯片級封裝在過去數(shù)年在市場迅速成長，在移動、車載電子和醫(yī)療應用中特別明顯。相較用工業(yè)市場常用的傳統(tǒng)陶瓷（Ceramic Land Grid Array，簡稱CLGA）封裝，芯片級扇出封裝能夠?qū)崿F(xiàn)更高密度連接，因而是嵌入式系統(tǒng)圖像傳感器輕量化小型化挑戰(zhàn)的出色解決方案。例如Teledyne e2v的Emerald 2M圖像傳感器芯片級封裝，側(cè)高只是陶瓷封裝的一半，而尺寸則減小30%。

圖3 同一芯片采用CLGA封裝（圖左）和晶圓級扇出有機封裝（圖右）的比較，后者能夠減少占位、厚度和成本

展望未來，我們預期新的技術能進一步實現(xiàn)嵌入式視覺系統(tǒng)所需的更小傳感器尺寸。

三維堆棧是讓半導體器件生產(chǎn)的創(chuàng)新技術，它的原理是在不同晶圓上制造各種電路芯片，然后利用銅對銅連接和過硅通孔（Through Silicon Vias，簡稱TSV）技術進行堆棧和互聯(lián)。三維堆棧因為是多層重迭芯片，允許器件實現(xiàn)比傳統(tǒng)傳感器更小的占位尺寸。而在三維堆棧傳感器中， 讀出和處理芯片可以置于像素芯片和行譯碼器的下方。這樣，傳感器的占位尺寸因縮小的讀出和處理芯片而減小，并且可以在傳感器中加入更多處理資源以減小圖像信號處理器的載荷。

圖4 三維芯片堆棧技術有助于實現(xiàn)像素芯片、仿真和數(shù)字電路，甚至是用于專門應用的附加處理芯片組合重迭，減小傳感器面積

不過，要讓三維堆棧技術在圖像傳感器市場獲得廣泛應用，現(xiàn)在還面對著一些挑戰(zhàn)。首先這是一個新興的技術，其次是它的成本較高，因為需要附加的工藝步驟，使得芯片成本比使用傳統(tǒng)技術的芯片高三倍以上。因為三維埋迭將主要是高性能或非常小占位尺寸的嵌入式視覺系統(tǒng)的選擇。

總結(jié)而言，嵌入式視覺系統(tǒng)可以歸納為一種「輕量」視覺技術，可以用于包括OEM、系統(tǒng)集成商和標準相機廠商等不同類型企業(yè)?！扒度胧?“是一個可用于不同應用的概括性描述，因而不能開出列表說明它的特征。不過優(yōu)化嵌入式視覺系統(tǒng)有幾個適用法則，就是一般而言，市場推動力并非來自超級快的速度或超高的靈敏度，而是尺寸、重量、功耗和成本。圖像傳感器是這些條件的主要推手，所以需要小心選擇合適的圖像傳感器，以便于優(yōu)化嵌入式視覺系統(tǒng)的總體性能。合適的圖像傳感器能為嵌入式設計人員帶來更多靈活性，節(jié)省材料清單成本，減小照明和光學組件的占位面積。它也讓設計人員在無需面對更多復雜性的情況下，選擇來自消費市場的大量經(jīng)濟適用并具有優(yōu)化深度學習功能的圖像信號處理器。

來源：中國電子網(wǎng)