4月18日，芯華章聯(lián)合芯測、賽昉科技等7家公司舉辦聯(lián)合技術(shù)論壇，吸引了來自阿里巴巴達摩院、新華三、寒武紀(jì)、芯來科技、華大半導(dǎo)體、藍芯算力的幾十位驗證工程師參與。

在現(xiàn)場，我們的分享從 RISC-V架構(gòu)的特點講起，再到由此帶來的驗證挑戰(zhàn)，以及針對這些挑戰(zhàn)，芯華章驗證工具做了哪些不一樣的技術(shù)設(shè)計，獲得了客戶什么樣的部署效果。

RISC-V生態(tài)：大家好才是真的好

2018年，ARM以“設(shè)計系統(tǒng)芯片之前需要考慮的五件事”為主題，從成本、生態(tài)系統(tǒng)、碎片化風(fēng)險、安全性和設(shè)計保證方面指出RISC-V還有很多不足。

但6年過去，生態(tài)系統(tǒng)不斷完善的RISC-V，因其開源、簡潔、靈活等特性，采用率也正在快速增長，特別是在物聯(lián)網(wǎng)、邊緣計算和汽車電子等新興領(lǐng)域。市場研究機構(gòu)Semico Research預(yù)測，到2025年，RISC-V處理器核心將接近800億個，成為X86、ARM之外的第三大架構(gòu)生態(tài)。

作為一種新興指令集，RISC-V的驗證工作就尤為重要，因為比起成熟的架構(gòu)，RISC-V充滿了更多的開放性和不確定性。只有借助更充分、更完備的驗證，才能保障基于RISC-V架構(gòu)相關(guān)產(chǎn)品的穩(wěn)定性，從而助力其獲得大規(guī)模的商業(yè)部署。

特別是考慮到從架構(gòu)到IP再到系統(tǒng)級應(yīng)用，RISC-V都有自己區(qū)別于傳統(tǒng)架構(gòu)的獨特挑戰(zhàn)。我們認(rèn)為其中有五個方面的內(nèi)容比較典型，也是本次現(xiàn)場分享的重點：

??RISC-V 高性能處理器（CPU、GPU、AI等）的架構(gòu)方案少、成熟度低，處理器設(shè)計團隊需要在RISC-V芯片的應(yīng)用場景上進行架構(gòu)驗證

??CPU定制程度更高，實現(xiàn)碎片化，需要更強更完備的驗證，比如既需要單指令運行合規(guī)性驗證；又需要完備的多指令運行驗證：發(fā)現(xiàn)Data forwarding、Dead Lock等深層次的邏輯實現(xiàn)錯誤；浮點單元、AI加速單元等用戶實現(xiàn)模塊的精度高，驗證難度大

??從IP到SoC的實現(xiàn)過程需要大量的仿真和調(diào)試，高性能物理驗證平臺和高可調(diào)試的硬件仿真平臺資源都不夠用；PCIE/DDR/HBM等高性能外設(shè)需要系統(tǒng)級仿真驗證方案

??更多軟件生態(tài)需要移植到RISC-V處理器，但由此帶來的bug是軟件問題還是硬件問題？定位和調(diào)試?yán)щy，需要更強大的軟件代碼-硬件電路聯(lián)合調(diào)試手段

??芯片的后端實現(xiàn)過程中，需要高效驗證每個步驟變換的等價性

100億顆RISC-V處理器一半來自中企

在驗證領(lǐng)域，“初生牛犢”的芯華章，和“年輕的”RISC-V其實容易碰撞出更多火花。因為我們可以不受以前的技術(shù)包袱拖累，從底層架構(gòu)創(chuàng)新做起，快速適應(yīng)新的指令集擴展，同時提供靈活的腳本接口，允許工程師自定義驗證環(huán)境，以適應(yīng)不斷變化的RISC-V生態(tài)系統(tǒng)。

在和國內(nèi)領(lǐng)先的RISC-V處理器IP供應(yīng)商芯來科技合作中，芯華章GalaxPSS智能驗證工具，在多核CPU研發(fā)項目的cache一致性驗證中就獲得了客戶的實名點贊。

創(chuàng)新引領(lǐng) l 芯華章聯(lián)手芯來科技提升RISC-V處理器設(shè)計驗證

其中一個關(guān)鍵，是芯華章基于自主研發(fā)，已經(jīng)打造了成熟的多核一致性模型。

借助這一模型，GalaxPSS可以方便地生成大量針對Cache Coherency的C testcase。C case中，我們也進行了expected result的計算，可以將讀出的數(shù)據(jù)與Expected data進行比對，并將比對結(jié)果打印成log，方便客戶高效完成后續(xù)調(diào)試。

此外，GalaxSim通過對SystemVerilog和UVM標(biāo)準(zhǔn)的支持，能夠為RISC-V CPU的研發(fā)提供仿真支持，同時其獨有的Turbo模式更能成倍加速多核RV處理器的仿真驗證效率。

目前，GalaxSim在多個客戶測試用例上已經(jīng)取得了2-3倍的仿真性能提升，大幅降低了仿真回歸測試的時間，提升驗證效率。

另一個不得不提的是“香山”項目。“香山”RISC-V，作為一個由中國科學(xué)院計算技術(shù)研究所孕育出的開源RISC-V處理器項目，在很多方面都極其有代表性。

比如高速子卡接口驗證，以及通過高速PCIe接口將設(shè)計連接至真實的主機實現(xiàn)混合仿真，從而實現(xiàn)更好的軟硬件協(xié)同驗證等等。在這些方面，芯華章HuaPro P2E都發(fā)揮了很關(guān)鍵的作用。

因為不同于傳統(tǒng)的原型驗證或硬件仿真，HuaPro P2E基于統(tǒng)一的軟件平臺和統(tǒng)一硬件平臺，實現(xiàn)了有效的創(chuàng)新雙模工作形式：

???硬件仿真模式下支持高達7千多個全信號互連，全信號不限深度的調(diào)試，以及各種虛擬驗證方案

??在原型驗證模式下，通過一鍵式原型驗證流程可以大大縮短驗證時間，在超大規(guī)模SOC設(shè)計可以實現(xiàn)高達10M的仿真速率，以滿足軟件開發(fā)調(diào)試需求，同時還有豐富的接口解決方案

不僅僅是這些，芯華章Fusion Debug還針對RISC-V處理器提供定制調(diào)試服務(wù)，包括：

??為客戶的RISC-V core定制Fusion Debug CPU core模型

??為客戶的多核RISC-V CPU定制多核CPU模型

??為客戶的軟件調(diào)試工具定制“硬件仿真-軟件運行聯(lián)合調(diào)試方案“，支持硬件電路和C代碼的聯(lián)合調(diào)試

同時，在芯片后端實現(xiàn)過程中，芯華章的GalaxEC也能夠高效地驗證每個步驟變換的等價性，確保設(shè)計在整個實現(xiàn)過程中的一致性和正確性。

一枝獨放不是春，百花齊放春滿園。根據(jù)RISC-V基金會的數(shù)據(jù)，截至2022年底，全球RISC-V處理器的出貨量已達到100億顆，其中近一半來自中國。

隨著RISC-V技術(shù)的不斷成熟和應(yīng)用領(lǐng)域的擴大，芯華章將繼續(xù)推動EDA工具的發(fā)展，助力RISC-V產(chǎn)業(yè)邁向新的高度。