在繼電保護(hù)測試裝置中, 既有復(fù)雜的算法, 又涉及多種檢測與控制方案。用DSP實(shí)現(xiàn)算法和多方案的配置,用CPLD進(jìn)行實(shí)時(shí)檢測和控制,是一種較好的獨(dú)立運(yùn)行模式。一般CPLD的配置依靠專
2011-10-17 15:22:26
961 ![](https://file1.elecfans.com//web2/M00/A6/0B/wKgZomUMO3CAeP6NAAATbiJ9CDI432.jpg)
DSP與藍(lán)牙模塊使用USB接口方式進(jìn)行通信時(shí),要通過USB口轉(zhuǎn)換電路,然后再與藍(lán)牙模塊的USB雙向端口D+和D-相連。
2014-09-29 09:51:10
7985 ![](https://file.elecfans.com/web1/M00/E9/B3/o4YBAGBvvNSAY7m3AABzYRN761o645.jpg)
微機(jī)保護(hù)裝置總體結(jié)構(gòu)如圖1所示,主要由數(shù)據(jù)處理單元(DSP)、數(shù)據(jù)采集單元(A/D轉(zhuǎn)換器)、人機(jī)接口單元(MMI模塊)以及開入開出單元等組成。其中,DSP選用TI公司的TMS320VC33,CPLD
2020-06-24 08:02:00
3002 ![](https://file.elecfans.com/web1/M00/BF/A9/pIYBAF7xh1iAOU4KAADKLZo1eXw952.png)
CPLD在DSP系統(tǒng)中的應(yīng)用設(shè)計(jì)
2011-08-03 16:15:49
我用MAX3491做422接口,CPLD作為422與DSP之間邏輯配置,實(shí)現(xiàn)數(shù)據(jù)收發(fā)盡量減少對DSP的占用。這樣的話CPLD空間大概要多少?EPM1270資源夠用不?
2017-08-28 14:38:22
本帖最后由 zhaironghui 于 2015-7-28 17:40 編輯
自己做的一塊板子,(CPLD 和 DSP 上電后有引腳連接在一起)1.當(dāng)只向其中一塊芯片下載程序時(shí)能成功。(比如向
2015-07-28 17:24:08
CPLD控制AD 轉(zhuǎn)換芯片進(jìn)行轉(zhuǎn)換,轉(zhuǎn)換之后將數(shù)字信號傳給外部RAM ,請問各位大神,怎么編寫DSP訪問外部RAM的程序。
2016-03-05 11:37:37
自己做的DSP2812+CPLD板子
2016-01-18 14:39:49
DSP、MCU、ARM、CPLD/FPGA對比分析哪個(gè)好?
2021-10-22 07:17:10
的速度是480Mbits/s,完全可以滿足圖像采集、傳輸以及后續(xù)處理的要求。系統(tǒng)中采用 DSP+CPLD的硬件設(shè)計(jì)方案,采用現(xiàn)場可編程芯片 CPLD及兩片 SRAM構(gòu)成的圖像采集和存儲系統(tǒng),可以根據(jù)
2019-06-20 07:31:29
是480Mbits/s,完全可以滿足圖像采集、傳輸以及后續(xù)處理的要求。系統(tǒng)中采用 DSP+CPLD的硬件設(shè)計(jì)方案,采用現(xiàn)場可編程芯片 CPLD及兩片 SRAM構(gòu)成的圖像采集和存儲系統(tǒng),可以根據(jù)
2019-07-26 07:16:41
如何在CPLD內(nèi)部構(gòu)造一個(gè)雙口RAM,實(shí)現(xiàn)DSP從CPLD中讀寫數(shù)據(jù)
2015-10-25 17:14:50
在DSP開發(fā)板上見到CPLD,完全不知道是什么。。。百度了一下說是像FPGA這種的可編程邏輯器件。用來擴(kuò)展IO口?不懂額,為什么stm32開發(fā)板上不用擴(kuò)展IO口,DSP就需要呢?CPLD跟FPGA
2019-02-19 06:35:32
cpld與8051的總線接口vhdl設(shè)計(jì)源碼cpld 與8051的總線接口VHDL源碼關(guān)于cpldbus51.VHD的說明: 很久之前我也想在網(wǎng)上找一份cpld與8051的總線方式接口的VHD源碼
2012-08-10 18:56:47
各位老師,dsp和cpld 外接看門狗芯片。啟動的時(shí)候先是由cpld獨(dú)自輸出喂狗信號給WDI,然后等dsp下載完程序后,再讓dsp接管對看門狗的控制,這樣dsp跑飛了系統(tǒng)才能復(fù)位。這樣的說法對么?謝謝各位老師
2013-09-16 18:55:05
dsp 2407+CPLD實(shí)驗(yàn)指導(dǎo)書
2012-05-02 00:19:20
人機(jī)接口 (HMI) 基本模塊 顏色
2024-03-14 20:33:37
并作適當(dāng)?shù)奶幚?,才能確定閉合鍵的位置。結(jié)語本文簡單介紹了TI16位控制器DSP與液晶顯示模塊及鍵盤模塊之間的接口方案.利用了CPLD來進(jìn)行邏輯轉(zhuǎn)換和控制。提供了一種高速器件和慢速接口直接的連接方法,通過這個(gè)接口方案研究,為以后系統(tǒng)的開發(fā)提供了一種新的思路。
2019-06-13 05:00:07
接口的問題,根據(jù)上述分析系統(tǒng)采用了以CPLD為橋梁的液晶顯示模塊。其主要的工作流程是:DSP把顯示的數(shù)據(jù)送給CPLD,然后DSP去做其他的事情,而后續(xù)顯示的任務(wù)將在LCD允許的速度下得到顯示。液晶顯示
2019-05-28 05:00:03
閉合鍵的位置。結(jié)語本文簡單介紹了TI16位控制器DSP與液晶顯示模塊及鍵盤模塊之間的接口方案.利用了CPLD來進(jìn)行邏輯轉(zhuǎn)換和控制。提供了一種高速器件和慢速接口直接的連接方法,通過這個(gè)接口方案研究,為以后系統(tǒng)的開發(fā)提供了一種新的思路。
2019-06-18 05:00:12
判斷通碼后再檢測斷碼,使得DSP處理器獲得更準(zhǔn)確的判斷。4 結(jié)論本文介紹一種以DSP為核心的嵌入式人機(jī)接口設(shè)計(jì),經(jīng)實(shí)踐證明,該設(shè)計(jì)方案簡沽實(shí)用,用途廣泛。基于該系統(tǒng)設(shè)計(jì)思路,根據(jù)實(shí)際需要和處理器特點(diǎn)會有多種設(shè)計(jì)方案,并結(jié)合BIOS系統(tǒng)的開發(fā)將使多任務(wù)間的調(diào)度更方便。
2019-06-06 05:00:01
. 單片機(jī)和液晶顯示驅(qū)動器串行接口的實(shí)現(xiàn)[J] 微計(jì)算機(jī)信息,2007,8-2 :137-138.[4]馮志強(qiáng). 應(yīng)用 CPLD和 DSP的人機(jī)接口模塊設(shè)計(jì).現(xiàn)代制造工程,2007(2):103-105.[5]成都市飛宇達(dá)實(shí)業(yè)有限公司.FYD12864-0402B液晶顯示模塊使用手冊. 2005.
2019-05-23 05:01:01
的應(yīng)力值。為了解決快速DSP和慢速外設(shè)之問接口的問題,根據(jù)上述分析系統(tǒng)采用了以CPLD為橋梁的液晶顯示模塊。其主要的工作流程是:DSP把顯示的數(shù)據(jù)送給CPLD,然后DSP去做其他的事情,而后續(xù)顯示
2019-05-21 05:00:16
、計(jì)數(shù)、總線接口等很多方面,在信號處理領(lǐng)域的應(yīng)用也非常活躍。MAX7000系列是ALTERA公司采用先進(jìn)的0.8μm CMOS EEPROM技術(shù)制造的高性能、高密度的CPLD[1]。MAX7000的結(jié)構(gòu)
2018-12-14 10:57:58
基于CPLD的計(jì)算機(jī)接口設(shè)計(jì)技巧
2012-08-16 19:49:11
的數(shù)據(jù)接口(數(shù)據(jù)總線共用)和多個(gè)帶緩沖的串行接口。但這些端口不能和CF卡直接相連,本文采用一個(gè)復(fù)雜可編程邏輯器件(CPLD) 5 配合DSP和CF卡之間的邏輯控制和時(shí)序關(guān)系。 2.3 硬件接口
2018-12-12 09:53:01
本文簡單介紹了TI16位控制器DSP與液晶顯示模塊及鍵盤模塊之間的接口方案.利用了CPLD來進(jìn)行邏輯轉(zhuǎn)換和控制。提供了一種高速器件和慢速接口直接的連接方法,通過這個(gè)接口方案研究,為以后系統(tǒng)的開發(fā)提供了一種新的思路。
2021-04-30 06:05:15
跪求,有償幫助 , 跪求大牛有償幫助 DSP與CPLD的仿真時(shí)序圖。。。聯(lián)系方式 QQ:1548551049
2014-04-15 20:29:34
SEED_MMI5402系統(tǒng)需控制多個(gè)外設(shè),且液晶屏的顯示控制線較多,為保證系統(tǒng)的功能實(shí)現(xiàn),液晶屏的顯示控制由TMS320VC5402通過CPLD實(shí)現(xiàn)。 該人機(jī)接口中使用的顯示模塊是240x120點(diǎn)陣液晶屏(其控制芯片
2018-12-06 10:19:55
無人機(jī)GPS模塊的作用
2020-12-16 06:02:27
有償找一位精通CPLD和DSP的高手,需要教的內(nèi)容為:在CPLD中用Verilog語言編寫增量式編碼器信號的鑒相細(xì)分、計(jì)數(shù)功能,以及CPLD與DSP之間進(jìn)行數(shù)據(jù)傳輸通信、DSP中編寫相關(guān)算法以及
2013-07-26 20:49:22
這是一篇關(guān)于畢業(yè)論文的題目:“智能電動執(zhí)行器人機(jī)接口模塊設(shè)計(jì)”。要求:基于dsp核心,設(shè)計(jì)鍵盤和LCD顯示電路,通過鍵盤的操作,可以設(shè)置電動執(zhí)行器的各種參數(shù),可以顯示電動執(zhí)行器的各種運(yùn)行狀態(tài)、求,設(shè)計(jì)鍵盤電路和LCD顯示電路!
2014-04-30 16:54:15
本文實(shí)現(xiàn)了一種在采集A/D 模塊、專用視頻FIFO 以及DSP 微處理使用CPLD 作為純硬件控制的方案。
2021-06-04 06:06:12
另外,在DSP系統(tǒng)中為什么要使用CPLD?有大俠指導(dǎo)嗎?
2019-07-05 03:42:00
基于CPLD的CAN接口如何去設(shè)計(jì)?
2021-04-28 06:01:30
和高效。FPGA的邏輯模塊圖如圖 3所示。FPGA內(nèi)部邏輯大致分為 RESET模塊,DS18B20接口模塊,總線控制模塊,DSP接口模塊,雙口 RAM模塊,232接口模塊和 DAC接口模塊等幾部分。(1
2020-08-19 09:29:48
的接口電路整個(gè)系統(tǒng)結(jié)構(gòu)框圖如圖2所示。從圖中可以看出,CPLD主要完成數(shù)據(jù)總線驅(qū)動、地址總線驅(qū)動、地址鎖存器、譯碼和時(shí)鐘分頻等功能,其中譯碼電路是整個(gè)電路的核心。數(shù)據(jù)總線驅(qū)動電路和地址總線驅(qū)動將DSP
2019-05-31 05:00:03
、計(jì)數(shù)、總線接口等很多方面,在信號處理領(lǐng)域的應(yīng)用也非常活躍。MAX7000系列是ALTERA公司采用先進(jìn)的0.8μmCMOSEEPROM技術(shù)制造的高性能、高密度的CPLD[1]。MAX7000的結(jié)構(gòu)可完全
2019-06-05 05:00:14
引言隨著電力系統(tǒng)的發(fā)展,其系統(tǒng)容量越來越大,結(jié)構(gòu)越來越復(fù)雜,系統(tǒng)中的自控及繼保裝置所需處理的信息不斷增加,這對人機(jī)接口的功能提出了更高的要求。新型的人機(jī)接口模塊要能夠快速響應(yīng)和處理大量數(shù)據(jù),并具備
2019-06-10 05:00:07
結(jié)合繼電保護(hù)測試裝置的研制體會,介紹基于DSP 的CPLD 多方案現(xiàn)場可編程配置方法,給出硬件的配置連接、CPLD 配置數(shù)據(jù)的獲取與存儲方法和CPLD 在DSP 控制下的被動串行配置過程。設(shè)
2009-04-15 08:50:55
29 講述快速器件DSP和慢速器件液晶模塊的接口方法;結(jié)合作者實(shí)際工作的一個(gè)成功應(yīng)用,給出TMS320C32 DSP 與內(nèi)藏T6963C 控制器的液晶模塊通過CPLD 接口的硬件和軟件實(shí)例。
2009-04-16 10:26:44
22 結(jié)合繼電保護(hù)測試裝置的研制體會,介紹基于DSP 的CPLD 多方案現(xiàn)場可編程配置方法,給出硬件的配置連接、CPLD 配置數(shù)據(jù)的獲取與存儲方法和CPLD 在DSP 控制下的被動串行配置過程。設(shè)
2009-05-18 14:33:24
16 講述快速器件DSP 和慢速器件液晶模塊的接口方法;結(jié)合作者實(shí)際工作的一個(gè)成功應(yīng)用,給出TMS320C32 DSP 與內(nèi)藏T6963C 控制器的液晶模塊通過CPLD 接口的硬件和軟件實(shí)例。關(guān)鍵
2009-05-31 14:27:22
22 設(shè)計(jì)了利用TMS320LF2407A 與EPM3032A 控制的ADS7805 多通道采集系統(tǒng)的邏輯結(jié)構(gòu),介紹了系統(tǒng)的工作原理,詳細(xì)描述了ADS7805、DSP 及CPLD 之間接口的硬件與軟件設(shè)計(jì)。關(guān)鍵詞 DSP;CPLD
2009-06-18 08:14:30
58 針對柔性化制造的要求,構(gòu)建了以DSP+CPLD為基礎(chǔ)的數(shù)控系統(tǒng)平臺。該平臺集成度高、穩(wěn)定性強(qiáng),能實(shí)現(xiàn)生產(chǎn)過程的高速度、高精度要求,實(shí)現(xiàn)了基于CPLD的可重構(gòu)設(shè)計(jì),提高了系
2009-06-18 09:58:25
23 本文介紹了 MAX7000 系列CPLD 器件在DSP 接口電路中的應(yīng)用,重點(diǎn)介紹了TMS3202××系列DSP 和存儲器,LCD 接口的方法,并輔以VHDL 源程序的例子。關(guān)鍵詞:DSP;MAX7000;CPLD;可編程
2009-06-29 08:57:03
43 本文主要介紹數(shù)字信號處理器(DSP)和復(fù)雜可編程邏輯控制器(CPLD)在遠(yuǎn)動終端控制系統(tǒng)中的應(yīng)用。為提高系統(tǒng)的實(shí)時(shí)響應(yīng)性能和信號處理能力,在硬件上,采用DSP 和CPLD技術(shù),提
2009-08-07 10:36:53
11 基于CPLD 和DSP 設(shè)計(jì)了線陣CCD 檢測系統(tǒng),CCD 的時(shí)序驅(qū)動由CPLD 實(shí)現(xiàn),經(jīng)過運(yùn)放后的視頻信號由TMS320F2812 進(jìn)行采集和處理,此檢測系統(tǒng)已成功應(yīng)用于醫(yī)藥包裝行業(yè)的數(shù)粒機(jī)系統(tǒng),能夠可
2009-08-13 14:53:46
22 介紹了采用CPLD 實(shí)現(xiàn)DSP 芯片TMS320C6713 和背板VME 總線之間高速數(shù)據(jù)傳輸?shù)南到y(tǒng)設(shè)計(jì)方法。設(shè)計(jì)中采用VHDL 語言對CPLD 進(jìn)行編程。同時(shí)由于CPLD 的現(xiàn)場可編程特性,增強(qiáng)了整個(gè)系統(tǒng)
2009-08-15 08:39:23
51 設(shè)計(jì)了利用TMS320LF2407A 與EPM3032A 控制的ADS7805 多通道采集系統(tǒng)的邏輯結(jié)構(gòu),介紹了系統(tǒng)的工作原理,詳細(xì)描述了ADS7805、DSP 及CPLD 之間接口的硬件與軟件設(shè)計(jì)。
2009-11-30 16:23:40
43 本文介紹了一種基于DSP TMS320F2812和CPLD EPM7128SQC100的液晶模塊的設(shè)計(jì)與實(shí)現(xiàn)方法。將CPLD作為DSP與液晶模塊之間連接的橋梁,解決了快速處理器DSP與慢速外設(shè)液晶模塊的匹配問題,給
2010-01-20 14:48:15
54 論述了基于USB的DSP核信號數(shù)據(jù)采集系統(tǒng)通訊接口的設(shè)計(jì)方法,其中數(shù)據(jù)采集系統(tǒng)中的USB通訊芯片采用CY7C68001,上位機(jī)通訊界面采用Microsoft Visual C++編寫,同時(shí)采用CPLD很好地解決了各芯片
2010-02-24 14:14:49
9 針對柔性化制造的要求,構(gòu)建了以DSP+CPLD為基礎(chǔ)的數(shù)控系統(tǒng)平臺。該平臺集成度高、穩(wěn)定性強(qiáng),能實(shí)現(xiàn)生產(chǎn)過程的高速度、高精度要求,實(shí)現(xiàn)了基于CPLD的可重構(gòu)設(shè)計(jì),提高了系統(tǒng)的
2010-07-13 15:44:02
13 論述了基于USB的DSP核信號數(shù)據(jù)采集系統(tǒng)通訊接口的設(shè)計(jì)方法,其中數(shù)據(jù)采集系統(tǒng)中的USB通訊芯片采用CY7C68001,上位機(jī)通訊界面采用Microsoft Visual C++編寫,同時(shí)采用CPLD很好地解決了各芯片
2010-07-17 17:26:41
17 以max700系列為代表!介紹了CPLD在DSP系統(tǒng)中的應(yīng)用實(shí)例" 該方案具有一定的普遍適用性"
2010-07-19 17:05:21
39 采用復(fù)雜可編程邏輯器件(CPLD)實(shí)現(xiàn)了無人機(jī)自毀系統(tǒng)設(shè)計(jì),并對各種自毀情形下自毀信號的產(chǎn)生進(jìn)行了設(shè)計(jì)與仿真,介紹了仿真信號的形成原理和電路設(shè)計(jì)方法,并給出部分電路和仿真
2010-07-28 17:05:31
33 設(shè)計(jì)了一種基于DSP+CPLD構(gòu)架的電能質(zhì)量監(jiān)測裝置,該裝置利用CPLD產(chǎn)生DSP外圍器件的控制時(shí)序,丈中詳細(xì)介紹了CPLD對DSP外圍器件的邏輯接口設(shè)計(jì),通過MAX+PLUSII對CPLD的控制時(shí)序進(jìn)行
2010-08-26 16:06:20
31 摘要:以Altera公司MAX700舊系列為代表,介紹了CPLD在DSP系統(tǒng)中的應(yīng)用實(shí)例。該方案具有一定的普遍適用性DSP的速度較快,要求譯碼的速度也必
2006-03-11 17:39:49
1464 ![](https://file1.elecfans.com//web2/M00/A4/2F/wKgZomUMMwuAVMdTAAA-Fry3Uow104.gif)
基于DSP與CPLD的I2C總線接口的設(shè)計(jì)與實(shí)現(xiàn)
帶有I2C總線接口的器件可以十分方便地將一個(gè)或多個(gè)單片機(jī)及外圍器件組成單片機(jī)系統(tǒng)。盡管這種總線結(jié)構(gòu)沒有并行總線那
2009-03-28 15:07:47
1105 ![](https://file1.elecfans.com//web2/M00/A4/AA/wKgZomUMNTGAA3wIAAAwpI5ptsY163.jpg)
【摘 要】 利用DSP和CPLD來設(shè)計(jì)寬帶信號源,將DSP軟件控制上的靈活性和CPLD硬件上的高速、高集成度和可編程性有機(jī)地結(jié)合起來,一方面使得信號源控制簡單、可靠,同時(shí)保證產(chǎn)生
2009-05-16 19:06:01
1031 ![](https://file1.elecfans.com//web2/M00/A4/EA/wKgZomUMNi-AHJCpAAAvFk3si-c710.jpg)
摘要:詳細(xì)闡述一種利用CPLD實(shí)現(xiàn)的8位單片機(jī)與PCI設(shè)備間的通信接口方案,給出用ABEL HDL編寫的主要源程序。該方案在實(shí)踐中檢驗(yàn)通過。
關(guān)鍵詞:單片機(jī) CPLD PCI
8位單片
2009-06-20 13:31:29
869 ![](https://file1.elecfans.com//web2/M00/A5/0A/wKgZomUMNqyAGcgcAAA0U9KXoQc648.gif)
DSP嵌入式系統(tǒng)人機(jī)接口設(shè)計(jì)
1 引言
人機(jī)接口是嵌入式控制系統(tǒng)的重要組成部分,用于人機(jī)之間實(shí)時(shí)交換控制系統(tǒng)并返回系統(tǒng)狀態(tài)。嵌入式系統(tǒng)大都采用液
2009-12-24 16:34:13
796 ![](https://file1.elecfans.com//web2/M00/A5/69/wKgZomUMOFGAbC-jAABEFO8rQQA669.jpg)
基于DSP和CPLD的液晶模塊的設(shè)計(jì)
引言DSP芯片具有高速的信息處理能力、較好的系統(tǒng)支持、硬件配置強(qiáng)等優(yōu)良技術(shù)和較低的價(jià)格特性。嵌入式系統(tǒng)的實(shí)時(shí)性好、占用資
2010-01-21 10:31:13
744 基于DSP和CPLD 可重構(gòu)數(shù)控系統(tǒng)的設(shè)計(jì)與仿真
1、前言
隨著計(jì)算機(jī)技術(shù)的高速發(fā)展,各工業(yè)發(fā)達(dá)國家投入巨資,對現(xiàn)代
2010-02-09 10:52:11
576 ![](https://file1.elecfans.com//web2/M00/A5/77/wKgZomUMOI6Adde6AACB0fpZLdA842.jpg)
隨著電力系統(tǒng)的發(fā)展,其系統(tǒng)容量越來越大,結(jié)構(gòu)越來越復(fù)雜,系統(tǒng)中的自控及繼保裝置所需處理的信息不斷增加,這對人機(jī)接口的功能提出了更高的要求。新型的人機(jī)接口模塊要
2010-06-17 15:29:27
457 ![](https://file1.elecfans.com//web2/M00/A5/9F/wKgZomUMOUaAKak3AAAfk8bh0oo246.jpg)
本文在硬件電路設(shè)計(jì)上采用DSP 芯片和外圍電路構(gòu)成速度捕獲電路,電機(jī)驅(qū)動控制器采用微控制芯片和外圍電路構(gòu)成了電流采樣、過流保護(hù)、壓力調(diào)節(jié)等電路,利用CPLD實(shí)現(xiàn)無刷直流電機(jī)
2010-07-09 11:06:50
998 ![](https://file1.elecfans.com//web2/M00/A5/A4/wKgZomUMOV2ACkevAAA0K-dAfOU785.jpg)
摘要:介紹了浮點(diǎn)DSP處理器TMS320C33和異步串行接口協(xié)議芯片TL16C752B的特點(diǎn),分析了其接口信號及時(shí)序。基于復(fù)雜可編程邏輯器件(CPLD)設(shè)計(jì)了DSP處理器和TL16C752B之間的接口電路,并給出了詳細(xì)的軟硬件實(shí)現(xiàn)方法。 關(guān)鍵詞:DSP 通用異步串行接口 TL16C752B TM
2011-02-24 22:42:29
98 本文給出了DSP多SPI端口通信的設(shè)計(jì)與實(shí)現(xiàn)過程,討論了其中的關(guān)鍵技術(shù)問題。SPI多端口通信方法基于CPLD實(shí)現(xiàn),易移植,易于實(shí)現(xiàn)功能擴(kuò)展,可廣泛應(yīng)用于各種采用SPI通信方式的自動化裝
2011-05-30 11:22:22
3296 ![](https://file1.elecfans.com//web2/M00/A5/E5/wKgZomUMOq6AcJTHAAAWGd8YdMA857.jpg)
電子發(fā)燒友為您提供了PIC單片機(jī)人機(jī)接口模塊元器件選擇說明,希望能幫助到您!
2011-06-23 10:51:14
1183 ![](https://file1.elecfans.com//web2/M00/A5/EA/wKgZomUMOsSAMxiDAAASbmS2gJw366.gif)
本文的設(shè)計(jì)師基于DSP和CPLD搭建的智能IED(Intelligent Electronic Device,智能電力監(jiān)測裝置)可以同時(shí)采集多路信號,并通過FFT算法得到電網(wǎng)運(yùn)行的關(guān)鍵數(shù)據(jù)
2011-07-02 11:15:58
1277 ![](https://file1.elecfans.com//web2/M00/A5/EC/wKgZomUMOs6AJC-RAAAaR_LrrPU906.gif)
隨著電力系統(tǒng)的發(fā)展,其系統(tǒng)容量越來越大,結(jié)構(gòu)越來越復(fù)雜,系統(tǒng)中的自控及繼保裝置所需處理的信息不斷增加,這對人機(jī)接口的功能提出了更高的要求。新型的人機(jī)接口模塊要能夠
2011-09-20 14:57:57
1595 ![](https://file1.elecfans.com//web2/M00/A6/01/wKgZomUMOz-ACTL4AAAZ-sJSsBM975.jpg)
設(shè)計(jì)了利用TMS320LF2407A與EPM3032A控制的ADS7805多通道采集系統(tǒng)的邏輯結(jié)構(gòu),介紹了系統(tǒng)的工作原理,詳細(xì)描述了ADS7805、DSP及CPLD之間接口的硬件與軟件設(shè)計(jì)。
2011-09-27 14:33:51
1810 通過一個(gè)具體的例子闡明了利用CPLD實(shí)現(xiàn)接口,使得DSP可以通過這個(gè)接口將多個(gè)外妝模擬通道映射到其I/O設(shè)備空間進(jìn)行訪問,大大增強(qiáng)了DSP訪問外設(shè)的能力,提高了整個(gè)系統(tǒng)數(shù)據(jù)采集的速率
2011-09-28 18:36:11
1045 ![](https://file1.elecfans.com//web2/M00/A6/05/wKgZomUMO1WASOLgAAAWcPcNx3o110.jpg)
人機(jī)接口是嵌入式控制系統(tǒng)的重要組成部分,用于人機(jī)之間實(shí)時(shí)交換控制系統(tǒng)并返回系統(tǒng)狀態(tài)。嵌入式系統(tǒng)大都采用液晶屏和鍵盤作為人機(jī)接口的輸入、輸出設(shè)備。這里設(shè)計(jì)的人機(jī)接口
2012-05-18 16:42:32
1158 ![](https://file1.elecfans.com//web2/M00/A6/38/wKgZomUMPFaAKvyVAAAMX7klVcM199.jpg)
介紹了一種基于TMS320F206 DSP以及硬件漢字庫的液晶模塊的設(shè)計(jì)。給出了硬件接口設(shè)計(jì)框圖、接口的設(shè)計(jì)實(shí)現(xiàn)以及硬件漢字庫的制作方法,同時(shí)給出了液晶初始化和顯示模塊的設(shè)計(jì)思路
2012-06-05 10:13:01
1938 ![](https://file1.elecfans.com//web2/M00/A6/3E/wKgZomUMPHeAFeKVAAAVyAry7HU616.gif)
文中主要介紹了采用CPLD實(shí)現(xiàn)32 bit 33 MHzPCI從設(shè)備接口的設(shè)計(jì)方法,該從設(shè)備接口模塊遵從PCI規(guī)范2.2版,實(shí)現(xiàn)了資源的自動配置,支持突發(fā)傳輸,并為用戶提供了一個(gè)簡單的接口。設(shè)計(jì)完成
2012-08-06 15:18:22
1788 ![](https://file1.elecfans.com//web2/M00/A6/4B/wKgZomUMPMGAJC0BAAAO9fnaQdM762.jpg)
DSP接口,從入門到精通只DSP接口,參考下。
2016-01-19 11:30:44
59 基于DSP_CPLD的開關(guān)磁阻電機(jī)的控制器設(shè)計(jì),有興趣的同學(xué)可以下載學(xué)習(xí)
2016-04-26 17:53:46
37 本應(yīng)用筆記提供了一個(gè)例子的硬件和軟件接口的串行外設(shè)接口(SPI)RTC與摩托羅拉DSP,有一個(gè)內(nèi)置的SPI接口模塊。這個(gè)例子使用了摩托羅拉DSP演示工具作為電路的基礎(chǔ)。
2017-04-12 16:29:10
18 本文實(shí)現(xiàn)了一種基于CPLD控制的視頻采集模塊。CPLD主要通過視頻A/D的輸出狀態(tài)信號以及TMS320C6x DSP的相應(yīng)輸出控制信號生成FIFO的控制信號,實(shí)現(xiàn)視頻數(shù)據(jù)流的傳輸通路。這種純硬件實(shí)現(xiàn)
2017-10-13 09:19:05
2 基于FPGA的高速DSP與液晶模塊接口的實(shí)現(xiàn)
2017-10-19 13:46:23
3 基于DSP_CPLD的四電動舵機(jī)伺服控制器設(shè)計(jì)
2017-10-20 08:24:04
4 本文實(shí)現(xiàn)了一種基于CPLD控制的視頻采集模塊。CPLD主要通過視頻A/D的輸出狀態(tài)信號以及TMS320C6x DSP的相應(yīng)輸出控制信號生成FIFO的控制信號,實(shí)現(xiàn)視頻數(shù)據(jù)流的傳輸通路。這種純硬件實(shí)現(xiàn)
2017-10-20 11:11:48
31 。 在超高速領(lǐng)域和實(shí)時(shí)測控方面有非常廣泛的應(yīng)用,日前的CPLD普遍基于E2PROM和Flash電可擦除技術(shù),可實(shí)現(xiàn)100次以上擦寫循環(huán)。 CPLD選擇及其擴(kuò)展模塊的設(shè)計(jì) 由于TMS320LF2407A
2017-11-01 15:55:16
2 1 運(yùn)動控制器硬件結(jié)構(gòu) 本運(yùn)動控制器的硬件結(jié)構(gòu)主要分為如下幾個(gè)模塊:DSP+CPLD 主控模塊,包括 DSP 核心 模塊和 CPLD 驅(qū)動與擴(kuò)展模塊;通信接口模塊,包括 PCI 總線、USB 總線
2017-11-03 10:30:47
2 設(shè)計(jì)了一種基于DSP+CPLD構(gòu)架的電能質(zhì)量監(jiān)測裝置,該裝置利用CPLD產(chǎn)生DSP外圍器件的控制時(shí)序,丈中詳細(xì)介紹了CPLD對DSP外圍器件的邏輯接口設(shè)計(jì),通過MAX+PLUSII對CPLD的控制
2017-11-14 14:28:20
8 ARM,DSP,FPGA,CPLD,SOPC,SOC之間有什么區(qū)別和聯(lián)系 arm是一種嵌入式芯片,比單片機(jī)功能強(qiáng),可以針對需要增加外設(shè)。類似于通用cpu,但是不包括桌面計(jì)算機(jī)。 DSP主要用來計(jì)算
2018-04-18 07:19:00
4349 介紹了一種用CPLD(復(fù)雜可編程邏輯器件)作為核心控制電路的測試系統(tǒng)接口,通過時(shí)cPLD和竹L電路的比較及cPLD在系統(tǒng)中實(shí)現(xiàn)的強(qiáng)大功能,論述了CPLD在測試系統(tǒng)接口中應(yīng)用的可行性和優(yōu)越性,簡單介紹
2019-01-01 16:18:00
1472 ![](https://file.elecfans.com/web1/M00/7F/C6/pIYBAFwl29mAeUMzAABj7LKJ8B8533.jpg)
介紹了使用CPLD與USB接口配合,對支持ISP編程模式的MCU、FPGA、DSP進(jìn)行編程的設(shè)計(jì)方法,此下載線具有較大的 靈活性和良好的可擴(kuò)展性
2019-11-26 17:51:00
13 基于DSP+CPLD的低壓斷路器群組控制.pdf
2022-02-07 11:18:31
4
評論