專為最高DMIPS/mm2和DMIPS/milliwatt而優(yōu)化的全新高性能效率設計

　　美國加利福尼亞州山景城，2013年11月— 為加速芯片和電子系統創(chuàng)新而提供軟件、知識產權（IP）及服務的全球性領先供應商新思科技公司（Synopsys， Inc.， 納斯達克股票市場代碼：SNPS）日前宣布：其全新DesignWare? ARC? HS處理器系列的首批產品現已開始供貨。該批32位ARC HS34和HS36處理器是迄今為止性能最高的ARC處理器內核，在采用典型的28納米（nm）硅工藝時，可提供高達2.2GHz 的速度和1.9 DMIPS/MHz的性能。新的HS處理器專門針對在完成高速數據和信號處理任務時的功率效率（DMIPS/mW）和面積效率（DMIPS/mm2）進行了優(yōu)化。這種優(yōu)化使它們非常適合于系統級芯片（SoC）中的嵌入式以及深度嵌入式處理器，這些SoC可用于諸如固態(tài)硬盤、連網設備、汽車控制器、媒體播放器、數字電視、機頂盒和家庭聯網產品等。

　　“為了跟上數字電視市場中不斷演講的市場需求，我們的設計團隊一直都承受著以更低的功耗和成本點來提供更高性能的壓力，” Abilis Systems公司首席執(zhí)行官Yves Mathys說道：“Synopsys的ARC HS處理器將使我們能夠在自己的嵌入式設計中，將高性能和低功耗提升到一個新的水平，同時顯著地縮小芯片面積。通過充分利用ARC的硬件和軟件開發(fā)工具以及第三方的支持，也將幫助我們使設計計劃步入正軌，這對我們推出新的數字媒體產品至關重要。”

　　可擴展的性能

　　新的ARC HS處理器系列采用下一代ARCv2指令集架構（ISA），它支持在非常微小的硅面積上以超低功耗來實現高性能的嵌入式和深度嵌入式設計。在采用典型的28納米工藝來生產時，HS內核在小到0.15mm2的面積上，僅消耗低至0.025mW/MHz的功率。這些內核都帶有一個高速的10級流水線處理，它支持亂序執(zhí)行、最低的閑置處理器周期和最大化的指令吞吐量。

　　精密的分支預測和后段的ALU提高了指令處理的效率。為了加快數學函數的執(zhí)行，ARC HS處理器為設計師提供了用以實現一個硬件整數除法、用于64位乘法的指令、累加乘法器（MAC）、向量加法和向量減法的可選項，以及一個可配置的、兼容IEEE754的浮點單元（單精度或者雙精度或者兩者同時）。與上一代ARC內核相比，這些基于ARCv2內核的代碼密度提高了18％，同時降低了存儲器的需求。HS處理器支持緊耦合的存儲器以及指令和數據高速緩存（只限HS36），并帶有可加速數據傳輸的全新64位負載加倍/存儲加倍和非一致性內存訪問功能。可選擇的糾錯碼（ECC）硬件可針對需要更高內存可靠性和保護級別的應用在處理器中為所有的存儲器提供。

　　“當功率和晶體管預算都不是問題的時候，面向高性能設計處理器并不是難事。更大的困難在于設計既是小型化又要高效的處理器，不僅要為今天提供足夠的性能，又要為將來的增長留有額外的余量，”Linley Group公司的首席分析師Linley Gwennap說道：“為了優(yōu)化其面向嵌入式應用的ARC HS內核，Synopsys公司采用了一種更直接的方法，即通過采用一種異常靈活的CPU，在使用更少的晶體管以及更低功耗的同時提供高處理流量，而SoC設計師可以對該CPU實施多樣化的定制。其強勁的功率效率和低成本硅面積占用將吸引許多嵌入式系統開發(fā)人員。”

　　可配置性和可擴展性

　　高度可配置的ARC HS處理器允許設計師去定制其SoC上內核的每個實例，以實現性能、功耗和面積的最佳平衡。用戶可以定義到處理器流水線的指令擴展，因而支持對其自己的專有硬件加速器的集成，從而極大地提高了針對特定應用的性能，同時降低功耗和所需內存的數量。原生的ARM?AMBA?AXI?和AHB?標準接口可針對32位或64位事務進行配置，以優(yōu)化系統的流通量。CPU在同一個周期內可直接訪問系統級芯片（SoC）外設，從而將系統級延遲降到最低并實現最大化的硬件集成。HS34和H36內核通過整合功能來同時優(yōu)化處理器和系統的性能效率，使設計人員能夠創(chuàng)造出更大的產品差異化，同時降低成本。

　　強健的軟件開發(fā)支持

　　這些新的HS內核得到了Synopsys MetaWare開發(fā)工具包的支持，它是在ARC處理器上完成嵌入式軟件開發(fā)、調試和優(yōu)化的完整解決方案。該套件包括一個用于生成高效代碼的優(yōu)化型編譯器，一個面向最大軟件可見度的調試器，以及一個用于硬件完成前軟件開發(fā)的快速指令集模擬器（ISS）。一個100％周期精確的模擬器也可用于設計優(yōu)化和驗證。支持HS系列處理器的操作系統（OS）包括Synopsys的MQX RTOS，它是一個專為高確定性響應時間和內存效率進行優(yōu)化的全功能實時操作系統。ARC Access項目合作伙伴提供了支持在ARC HS處理器上進行軟件開發(fā)的第三方硬件和軟件工具，包括由Ashling Microsystems 和Lauterbach提供的先進調試工具，以及Express Logic提供的廣受歡迎的ThreadX RTOS。

　　“立足于每年超過13億片的ARC芯片出貨量，我們強烈地認識到每一代全新的電子設備都要求處理器去滿足以更低功耗和更小面積實現更高性能的‘自相矛盾’的目標，而這正是ARC HS處理器系列可以提供的，”Synopsys公司IP和系統產品市場營銷全球副總裁John Koeter說道：“ARC HS34和HS36內核代表了ARC產品組合所取得的一個重大進展，同時證實了Synopsys通過延伸ARC產品路線圖，以滿足設計師不斷演講的嵌入式需求的承諾。”

　　供貨與資源

　　現已可提供DesignWare ARC HS34和ARC HS36處理器內核以及相關的開發(fā)工具。如希望了解更多信息， 請訪問：http://www.synopsys.com/arc。

　　關于DesignWare IP

　　Synopsys是一家為各種SoC設計提供高質量和硅驗證過IP解決方案的領先供應商，其豐富的DesignWare IP產品系列包括完整的接口IP解決方案，如廣為應用的協議控制器、物理層IP（PHY）和驗證IP，模擬IP，各種嵌入式存儲器，邏輯庫，處理器內核和子系統。為了支持軟件開發(fā)及IP的軟硬件集成，Synopsys還為其多種IP產品提供驅動器、事務級模型和原型。Synopsys的 HAPS?基于FPGA的原型解決方案支持在系統環(huán)境中驗證IP和SoC。Synopsys的Virtualizer虛擬原型工具箱使開發(fā)人員能夠比傳統方法提早很久就開始為IP或者整個SoC開發(fā)軟件。憑借其健全的IP開發(fā)方法學，以及在質量、IP原型、軟件開發(fā)及綜合性技術支持的大力投入，Synopsys幫助設計師能夠加快產品的上市并減小集成風險。如需更多有關DesignWare IP的信息，請訪問：http://www.synopsys.com/designware。

　　關于新思科技

　　Synopsys加速了全球電子市場中的創(chuàng)新。作為一家電子設計自動化（EDA）和半導體IP領域內的領導者，其軟件、IP和服務幫助工程師應對設計、驗證、系統和制造中的各種挑戰(zhàn)。自1986年以來，全世界的工程師使用Synopsys的技術已經設計和創(chuàng)造了數十億個芯片和系統。更多信息，請訪問：http://www.synopsys.com。