我們在設(shè)計和使用各種開發(fā)板卡時都會遇到各種擴(kuò)展接口類型，近日Opal Kelly公司宣布推出SYZYGY開放式I/O接口標(biāo)準(zhǔn)，它是在成本和性能都介于Pmod接口連接器和FMC接口連接器之間的一種接口類型
2017-10-10 09:13:14
5905 VIRTEX-5 - DC and Switching Characteristics - Xilinx, Inc
2022-11-04 17:22:44
嗨， 我使用LUT在Virtex-5 FPGA中編寫用于環(huán)形振蕩器的代碼（不涉及順序邏輯）。我將環(huán)形振蕩器輸出直接連接到FPGA輸出LED引腳，觀察振蕩器上LED的波形。我觀察到環(huán)形振蕩器的波形是純
2019-04-02 13:21:08
Virtex-5 OpenSPARK快速入門手冊下載區(qū)http://www.winanycom.com/html/support/download.shtml[此貼子已經(jīng)被作者于2010-2-24 9:54:38編輯過]
2010-02-24 09:50:47
Virtex-5 SXT系列中正常工作？我還仔細(xì)檢查了我的引腳，結(jié)果發(fā)現(xiàn)我沒有將Bank0 RSVD線連接到GND。這會導(dǎo)致問題嗎？
2020-06-03 12:00:54
大家好，我正在研究包括3個不同時鐘域的設(shè)計。我已經(jīng)閱讀了這個帖子，我發(fā)現(xiàn)與virtex-II和virtex-4相比，virtex-5在MTBF中是最差的。對于較低和實用的MTBF，我沒有在同步器鏈
2020-06-12 09:27:03
嗨，我一直在Virtex-5上使用系統(tǒng)監(jiān)視器一段時間，我只是想知道系統(tǒng)監(jiān)視器本身的功耗是多少？我試圖將它與一些基于RO的功率測量方法進(jìn)行比較，所以如果有人知道實際的統(tǒng)計數(shù)據(jù)將是一個很大的幫助。謝謝，HX
2020-07-08 07:36:41
）Init_B沒問題。CE_N很低，比較高BUSYs最初很高，然后繼續(xù)保持低位。M [2：0} = 100。PROGAM_B很高（3.3V）。CCLK是FPGA的2MHZ。FPGA / PROM的設(shè)置符合Virtex-5 FPGA配置用戶指南的圖2-7。你有什么建議嗎？
2020-05-27 13:35:05
如題，求virtex-5 XF5VLX330的電源配置解決方案
2013-01-06 17:04:00
喜 我正在使用xcv5sx95t，我正在使用一個時鐘速度為150mhz的qdr ram作為我的記憶，這個界面我想從外部給一個150 mhz的時鐘到virtex-5，以便與其他設(shè)備正確同步（而不是
2020-06-03 14:24:38
嗨，我剛剛開始學(xué)習(xí)VHDL，我正在一個在FPGA上實現(xiàn)TDC的項目。我有很多問題，我在這里寫了一些。virtex-5能支持NIM信號還是TTL？我在數(shù)據(jù)表中看到我可以使用LVTTL，但我可以使用TTL嗎？提前致謝。begar。
2020-06-19 08:55:56
Stratix III FPGA與Xilinx Virtex-5的體系結(jié)構(gòu)對比Stratix III FPGA與Xilinx Virtex-5的性能對比
2021-05-07 07:00:14
嗨，出于移植和維護(hù)的原因，我需要安裝Xilinx ISE 10.1 Foundation，完全支持所有FPGA，尤其是Virtex-5 XC5VFX70T。我有這個版本的有效許可證（即注冊ID）但我
2018-11-15 11:30:24
為什么推出Virtex-5LXT FPGA平臺和IP解決方案？如何打造一個適用于星形系統(tǒng)和網(wǎng)狀系統(tǒng)的串行背板結(jié)構(gòu)接口FPGA？
2021-04-29 06:18:31
關(guān)于Virtex-5 FXT平臺的知識點看完你就懂了
2021-05-06 06:48:57
各位前輩好!我在用Xilinx Virtex5 FPGA做通過千兆網(wǎng)和上位機(jī)通信，有幾個問題想請教：1、tri-mode ethernet mac 和 virtex-5 embedded
2016-05-31 22:41:53
嗨，我可以在Virtex-5的任何片中實現(xiàn)CFGLUT5原語，還是僅限于SLICE_M中的LUT？謝謝，Hooman
2020-05-28 06:32:38
使用xilinx xps-edk 12.4和virtex-5板（xupv5-lx110t）.................！感謝致敬....................以上來自于谷歌翻譯以下為原文
2019-02-28 13:38:14
我有兩張標(biāo)有“Vivado Design Suite 2013.2”和“ISE Design Suite 14.6”的光盤，我之前在Virtex-5設(shè)計上使用過Win7。最近將操作系統(tǒng)
2018-12-29 13:53:01
沒有使用啟動mig，任何人都可以給我一個關(guān)于virtex-5中ddr2的mpmc約束的例子嗎？
2019-11-07 09:50:13
在VIRTEX-5 fpga中使用LVDCI端接時，添加50歐姆電阻（VRN和VRP）的目的是什么？如果沒有連接特定的電阻會有什么影響？
2020-06-11 08:49:19
嗨，我正在開發(fā)一個項目，我們正在使用Virtex-5 FPGA從ADC捕獲信號，樣本存儲在128K x 256 SRAM上，數(shù)據(jù)樣本由PC采集。我相信Virtex-5為BRAM提供了一個選項，雖然我
2020-06-17 11:31:47
PCIe是什么？有什么核心優(yōu)勢？Xilinx的PCIe端點模塊的顯著優(yōu)勢包括哪些？基于Virtex-5 LXT FPGA的PCIe端點該怎樣去設(shè)計？
2021-05-26 06:39:11
回避的挑戰(zhàn)。為了應(yīng)對串行背板設(shè)計中的這一系列挑戰(zhàn)，Xilinx推出了Virtex-5LXT FPGA平臺和IP解決方案。串行背板解決方案面向串行背板應(yīng)用的Xilinx Virtex-5LXT FPGA
2019-04-12 07:00:11
不可回避的挑戰(zhàn)。為了應(yīng)對串行背板設(shè)計中的這一系列挑戰(zhàn)，Xilinx推出了Virtex-5LXT FPGA平臺和IP解決方案。 串行背板解決方案面向串行背板應(yīng)用的Xilinx Virtex-5
2019-04-16 07:00:07
與 ISERDES 模塊中的系統(tǒng)時鐘 (CLK0) 保持同步。讀數(shù)據(jù)通路包括兩個階段：讀數(shù)據(jù)采集和讀數(shù)據(jù)重新采集。兩個階段均在各個 Virtex-5 I/O 的內(nèi)置 ISERDES 中實現(xiàn)。途經(jīng)
2019-04-22 07:00:07
嗨....我正在使用Virtex-5板來學(xué)習(xí)。我想編程到SPI Flash M25P80型號。板上有一個SPI程序頭模塊，該模塊有七個引腳：INIT，TMS，TCK，TDI，TDO，GND，VCC。我的問題是什么意思是INIT Pin？以及如何連接INIT引腳？謝謝.....
2020-06-19 07:57:21
大家好，我正在使用DMC為LX50T Virtex-5內(nèi)的觸發(fā)器生成時鐘。我在CLKIN和CLKO之間有一個很大的延遲，即DCM內(nèi)的Feddback延遲元件無法調(diào)整。這個器件的兩個時鐘（CLKIN
2020-06-16 14:04:42
嗨， 我使用的是Virtex-5 FPGA，DDR2 MIG，我的ISE版本是13.2。 我的phy_init_done信號沒有被斷言。我發(fā)現(xiàn)校準(zhǔn)序列卡在階段2.階段3從未到達(dá)。請?zhí)峁┯嘘P(guān)上述原因的信息？
2020-06-15 11:52:03
如何利用Virtex-5器件去實現(xiàn)QDR II SRAM接口？
2021-04-30 06:02:32
如何利用Virtex-5系統(tǒng)監(jiān)控器加強(qiáng)系統(tǒng)管理和診斷？
2021-04-29 06:28:56
。依托于國家“863”計劃Gbps 無線傳輸關(guān)鍵技術(shù)與試驗系統(tǒng)研究開發(fā)項目，我們究竟該如何利用Virtex－5 FPGA設(shè)計Gbps無線通信基站？
2019-08-07 07:05:49
根據(jù)Virtex-5用戶指南：擴(kuò)展LVDS提供更高的驅(qū)動能力和電壓擺幅（350-750），但如何實現(xiàn)擴(kuò)展LVDS而不是通用LVDS。非常感謝。
2020-05-27 11:38:18
我在Virtex-5上使用了三個GTP磁貼，并且每個磁貼上的每個收發(fā)器都有來自所有用戶時鐘，有很多時鐘耗費了大量的DCM和BUFG。由于這三個GTP磁貼都是從相同的MGTREFCLK引腳驅(qū)動的（彼此
2020-06-16 07:51:39
嗨......任何人都可以指導(dǎo)我如何將Virtex-5 I / O引腳用于差分對輸入???在這種情況下如何終止發(fā)射器和接收器????我必須使用Verilod HDL編寫代碼。等待回應(yīng)..以上
2019-02-14 13:05:41
嗨，關(guān)于Virtex-5與具有LVDS DDR信令的并行高速ADC接口的任何應(yīng)用說明。我擔(dān)心數(shù)據(jù)偏斜，因此需要靜態(tài)和動態(tài)相位對齊。最接近的appnote是xapp860，但它不使用并行源，更像
2020-06-19 06:48:36
嗨，大家好，我是Xilinx的新手，我有兼容性問題，我已經(jīng)安裝了完整許可證的ISE系統(tǒng)構(gòu)建器，但我在設(shè)備列表中找不到Virtex-5。我的問題是，如果我能夠?qū)⒋塑浖c舊設(shè)備一起使用，如果是，那么我如何將Virtex-5板添加到設(shè)備列表中。謝謝。薩利姆。
2020-03-16 06:56:52
您好，我想將SPANSION S29GLxxxPflash連接到VIRTEX-5，以便在BPI模式下加載比特流。有沒有像xapp973，forSPANSION S29GL-P這樣的指南？或者有人有示意圖？
2020-06-01 06:27:48
我有Xilinx XUPV5-LX110T評估平臺。現(xiàn)在我需要Virtex-5 XC5VLX110T（FF1136 / FFG1136）引腳排列，但在打開此地址后：http
2019-10-25 09:17:18
大家好，我使用帶有virtex-5 xc5vsx95t的sundance板。當(dāng)我嘗試構(gòu)建我的設(shè)計時出現(xiàn)以下錯誤。地址：543 - 由于放置限制，無法放置以下5個組件。組件的相對偏移顯示在組件名稱旁邊
2020-05-27 16:58:18
嗨我正在尋找兩個應(yīng)用筆記-Virtex-5 SEU關(guān)鍵位信息：擴(kuò)展Virtex-5 SEU控制器和新一代Virtex-5SEUController的能力，但我找不到它們。有沒有人見過他們？請幫助
2020-06-15 09:47:18
數(shù)據(jù)表中未給出virtex-5 FPGA的輸出負(fù)載電容。任何人都可以讓我知道在哪里找到它？
2020-06-19 07:02:26
親愛的專家我想知道有必要使用microblaze來使用Virtex-5以太網(wǎng)mac包裝器核心嗎？Furthr我無法獲得什么是以太網(wǎng)mac配置寄存器？等待回復(fù)！
2020-06-10 16:03:34
親愛的朋友們，我正在研發(fā)Virtex-5 ML510主板。對于我的項目，我需要應(yīng)用差分時鐘，這在ML510板上是不可用的。所以任何人都可以建議我使用哪個時鐘發(fā)生器，我應(yīng)該買正確的工作。感謝致敬，桑杰庫馬爾
2020-06-11 15:55:35
對于XQR5VFX130空間級virtex-5 fpga，可以使用2個XQF32P完成配置。但它似乎已經(jīng)過時了。有沒有相應(yīng)的？或者配置的替代方法是什么？
2020-06-19 13:58:13
Virtex-5 - 通過DRP動態(tài)重新配置DCM的地址和值是什么？我有PLL的電子表格，但沒有DCM的電子表格。
2020-06-16 16:25:11
在UG191（Virtex-5配置用戶指南，第135頁）中，它顯示“幀從左到右編號，從0開始。對于每個塊，除時鐘列外，編號為0到25的幀訪問該列的互連這是否意味著編號為26到35的幀是SRL或
2020-06-16 16:36:58
有人可以請我參考可以與ML505板上的Virtex-5一起使用的散熱器/風(fēng)扇嗎？ （部件號/供應(yīng)商/數(shù)據(jù)表）這些是提到可以使用的“煎餅扇”的一些文件，但沒有給出部件號。ML505 / 506 SGMII設(shè)計創(chuàng)作ML505 / 506/507概述和設(shè)置
2019-08-16 10:08:54
UG190 Virtex-5 用戶指南
2008-07-28 15:46:50
65 Xilinx公司的Virtex-5 FXT FPGA器件在業(yè)界率先集成了嵌入式PowerPC 440處理器模塊、高速RocketIO GTX收發(fā)器和專用XtremeDSP 處理能力。作為65nm Virtex-5系列的第四款平臺，Virtex-5 FXT提供了極高的
2009-11-24 11:17:2232 賽靈思宣布開始向市場交付針對高性能數(shù)字信號處理（DSP）而優(yōu)化的65 nm Virtex-5 SXT現(xiàn)場可編程門陣列（FPGA）器件的首批產(chǎn)品。SXT平臺創(chuàng)造了DSP性能的行業(yè)新紀(jì)錄--550MHz下性能達(dá)352 GMAC
2009-11-28 14:08:0223 Virtex-5, Spartan-DSP FPGAs Application Note
This application note demonstrates how efficient
2010-03-08 09:47:4871 Virtex-5 Embedded Tri-Mode Ethernet Core應(yīng)用手冊
This application note describes a system using
2010-05-13 13:51:1844 引言
本文探討在Virtex-5 FPGA中實現(xiàn)設(shè)計的一些難題，然后用一個項目作為示范來詳解充分利用其功能集的
2010-11-12 09:44:40827 
摘要：數(shù)字融合在當(dāng)今信息時代是對數(shù)字信號處理的渴求，因而需要提高數(shù)字信號處理的性能。本文介紹了數(shù)字信號處理的Virtex-5 SXT解決方案，并對三個示例進(jìn)行分析。 關(guān)鍵詞：數(shù)字信號處理，數(shù)字融合，Virtex-5 SXT
2011-02-27 14:24:1337 Virtex-5 FPGAs are available in -3, -2, -1 speed grades,with -3 having the highest
2011-08-04 14:32:5130 Xilinx Virtex-5 SXT FPGA 平臺提供了獨特的單芯片解決方案，充分利用大規(guī)模并行計算達(dá)到超高性能，同時將功耗降到最低。
2011-08-20 15:22:35994 
為了解決下一代無線通信基站中多天線(MIMO)信號處理所帶來的巨大數(shù)據(jù)吞吐量要求，本文基于Virtex-5 FPGA的GTP單元給出了一種在高級電信計算架構(gòu)(ATCA)機(jī)箱內(nèi)實現(xiàn)單對差分線進(jìn)行3.125Gbps串
2011-08-25 10:37:121001 
本文基于Virtex-5 FPGA的GTP單元給出了一種在高級電信計算架構(gòu)(ATCA)機(jī)箱內(nèi)實現(xiàn)單對差分線進(jìn)行3.125Gbps串行傳輸?shù)脑O(shè)計方案。
2011-09-16 09:52:191733 
Virtex-5 系列可提供 FPGA 市場中最新最強(qiáng)大的功能。Virtex-5 系列采用第二代高級芯片組合模塊 (ASMBLTM) 列式架構(gòu)，包含 5 個截然不同的平臺（子系列），是 FPGA 系列中選擇最為豐富的系列
2012-01-17 15:11:067 由于Virtex-5 器件的基礎(chǔ)架構(gòu)與以往的FPGA 器件不同，因此，要為特定設(shè)計選擇合適的Virtex-5 器件并非易事。大多數(shù)情況下，設(shè)計應(yīng)采用類似的陣列大小（器件數(shù)量）并且比以前的目標(biāo)器
2012-01-17 17:36:2233 Virtex-5 器件包括基于第二代高級硅片組合模塊 (ASMBL) 列架構(gòu)的多平臺 FPGA 系列。集成了為獲得最佳性能、更高集成度和更低功耗設(shè)計的若干新型架構(gòu)元件，Virtex-5 器件達(dá)到了比以往更高
2012-02-17 14:39:5651 xilinx virtex-5 技術(shù)參數(shù) 供芯片選型之用
2015-11-30 17:44:451 Opal Kelly公司總部位于俄勒岡州波特蘭的 Opal Kelly 公司專門從事基于FPGA的USB模塊開發(fā)，曾大量推出基于賽靈思 FPGA的USB模塊，比如：基于Virtex-5 FPGA
2017-02-16 17:42:391315 （GbE）），為設(shè)計面向計算機(jī)和數(shù)據(jù)處理市場的低成本、高性能產(chǎn)品創(chuàng)造了可能性。Xinlinx Virtex-5 現(xiàn)場可編程門陣列 （FPGA） 系列，為設(shè)計具備更強(qiáng)功能和更低功耗的片上系統(tǒng) （SoC） 解決方案奠定了基礎(chǔ)。 Virtex-5 架構(gòu)具有一系列關(guān)鍵特性，能夠大大簡化 TCP 和
2017-11-06 11:17:532 本文探討在Virtex-5 FPGA中實現(xiàn)設(shè)計的一些難題，然后用一個項目作為示范來詳解充分利用其功能集的技法。設(shè)計過程包括幾個步驟，從針對應(yīng)用選擇適合的Virtex-5開始。為便于本文敘述，我們假定IP模塊已經(jīng)過匯編，并且已經(jīng)就緒備用或已經(jīng)用CORE Generator生成。
2017-11-24 20:40:511126 
SelectIO?技術(shù)相結(jié)合，能夠讓用戶與各種網(wǎng)絡(luò)設(shè)備進(jìn)行連接。Virtex-5器件中，以太網(wǎng)MAC 模塊作為一個硬件塊集成在FPGA內(nèi)部。
2018-07-22 09:28:002384 
該電源被設(shè)計成為Xilinx、Virtex-5、LXT和FXT平臺中的收發(fā)器提供電源。
2018-05-18 16:30:1011 該電源被設(shè)計成為Xilinx、Virtex-5、LXT和FXT平臺中的收發(fā)器提供電源。
2018-05-18 16:33:5813 virtex-5系列提供了fpga市場上最新最強(qiáng)大的功能。使用第二代asmbl?（高級硅模塊化塊）基于列的架構(gòu)，virtex-5系列包含五個不同的平臺（子系列），這是所有fpga系列提供的最多
2019-10-21 08:00:0026 Genesys Virtex-5 FPGA開發(fā)板集成了功能強(qiáng)大的Xilinx Virtex?-5 FPGA，為廣大用戶帶來了一個功能強(qiáng)大、方便實用的設(shè)計平臺。板上還有千兆以太網(wǎng)，高速內(nèi)存，高分辨率
2019-11-14 17:01:373832 
了SDRAM、Flash、SSRAM，電源以及大量I/O。通過OPAL KELLY公司的FrontPanel軟件以及API可以實現(xiàn)模塊控制。XEM3050可以用在邏輯量繁重的器件到計算機(jī)的集成，如圖像捕獲和信號處理，數(shù)據(jù)采集以及數(shù)字通信。
2020-08-30 08:49:00643 Virtex-5 RocketI0TM GTP是Xilinx公司根據(jù)高速串行接口開發(fā)市場對高性能GTP的特殊要求而開發(fā)的一款具有通用性、易用性、低功耗和低成本特性的GTP收發(fā)器。文章針對
2021-06-24 16:10:422510 
基于直流和開關(guān)特性的Virtex-5 FPGA產(chǎn)品介紹
2021-07-12 14:11:0918
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評論