在FPGA 上設(shè)計(jì)一個(gè)高性能、靈活的、面積小的通信體系結(jié)構(gòu)是一項(xiàng)巨大的挑戰(zhàn)。大多數(shù)基于FPGA 的片上網(wǎng)絡(luò)都是運(yùn)行在一個(gè)單一時(shí)鐘下。隨著FPGA 技術(shù)的發(fā)展，Xilinx 公司推出了Virtex-4 平臺(tái)
2011-10-21 16:13:51
1270 
在多時(shí)鐘設(shè)計(jì)中可能需要進(jìn)行時(shí)鐘的切換。由于時(shí)鐘之間可能存在相位、頻率等差異，直接切換時(shí)鐘可能導(dǎo)致產(chǎn)生glitch。
2020-09-24 11:20:385317 
01、如何決定FPGA中需要什么樣的時(shí)鐘速率 設(shè)計(jì)中最快的時(shí)鐘將確定 FPGA 必須能處理的時(shí)鐘速率。最快時(shí)鐘速率由設(shè)計(jì)中兩個(gè)觸發(fā)器之間一個(gè)信號(hào)的傳輸時(shí)間 P 來(lái)決定，如果 P 大于時(shí)鐘周期
2020-11-23 13:08:243565 
把握DCM、PLL、PMCD和MMCM知識(shí)是穩(wěn)健可靠的時(shí)鐘設(shè)計(jì)策略的基礎(chǔ)。 賽靈思在其FPGA中提供了豐富的時(shí)鐘資源，大多數(shù)設(shè)計(jì)人員在他們的FPGA設(shè)計(jì)中或多或少都會(huì)用到。不過(guò)對(duì)FPGA設(shè)計(jì)新手來(lái)說(shuō)
2021-02-13 17:02:002014 
。Xilinx FPGA7系列分為全局時(shí)鐘(Global clock)和局部時(shí)鐘(Regional clock)資源。目前，大型設(shè)計(jì)一般推薦使用同步時(shí)序電路。同步時(shí)序電路基于時(shí)鐘觸發(fā)沿設(shè)計(jì)，對(duì)時(shí)鐘的周期
2023-07-24 11:07:04655 
。在本文中，我們將討論自動(dòng)布線功能的正確使用和錯(cuò)誤使用，有無(wú)地平面時(shí)電流回路的設(shè)計(jì)策略，以及對(duì)雙面板元件布局的建議。
2023-09-26 09:41:54389 
有一個(gè)有趣的現(xiàn)象，眾多數(shù)字設(shè)計(jì)特別是與FPGA設(shè)計(jì)相關(guān)的教科書都特別強(qiáng)調(diào)整個(gè)設(shè)計(jì)最好采用唯一的時(shí)鐘域。
2023-12-22 09:04:46875 
本帖最后由 lee_st 于 2017-10-31 08:58 編輯
FPGA多時(shí)鐘設(shè)計(jì)
2017-10-21 20:28:45
大型設(shè)計(jì)中FPGA 的多時(shí)鐘設(shè)計(jì)策略Tim Behne 軟件與信號(hào)處理部經(jīng)理 Microwave Networks 公司Email: timothyb@microwavenetworks.com利用
2012-10-26 17:26:43
利用FPGA實(shí)現(xiàn)大型設(shè)計(jì)時(shí)，可能需要FPGA具有以多個(gè)時(shí)鐘運(yùn)行的多重?cái)?shù)據(jù)通路，這種多時(shí)鐘FPGA設(shè)計(jì)必須特別小心，需要注意最大時(shí)鐘速率、抖動(dòng)、最大時(shí)鐘數(shù)、異步時(shí)鐘設(shè)計(jì)和時(shí)鐘/數(shù)據(jù)關(guān)系。設(shè)計(jì)過(guò)程中最重要的一步是確定要用多少個(gè)不同的時(shí)鐘，以及如何進(jìn)行布線？
2019-08-30 08:31:41
摘要：FPGA異步時(shí)鐘設(shè)計(jì)中如何避免亞穩(wěn)態(tài)的產(chǎn)生是一個(gè)必須考慮的問(wèn)題。本文介紹了FPGA異步時(shí)鐘設(shè)計(jì)中容易產(chǎn)生的亞穩(wěn)態(tài)現(xiàn)象及其可能造成的危害，同時(shí)根據(jù)實(shí)踐經(jīng)驗(yàn)給出了解決這些問(wèn)題的幾種同步策略。關(guān)鍵詞
2009-04-21 16:52:37
FPGA的多時(shí)鐘系統(tǒng)設(shè)計(jì) Multiple Clock System Design Clk1and Clk2are the clock which running at different frequency[/hide]
2009-12-17 15:46:09
EDA技術(shù)具有什么特征？FPGA是什么原理？FPGA設(shè)計(jì)應(yīng)用及優(yōu)化策略基于VHDL的FPGA系統(tǒng)行為級(jí)設(shè)計(jì)
2021-04-15 06:33:58
采用FPGA來(lái)設(shè)計(jì)一款廣泛應(yīng)用于計(jì)算機(jī)、Modem、數(shù)據(jù)終端以及許多其他數(shù)字設(shè)備之間的數(shù)據(jù)傳輸?shù)膶Ｓ卯惒讲⑿型ㄐ沤涌谛酒瑢?shí)現(xiàn)了某一時(shí)鐘域(如66 MHz)的8位并行數(shù)據(jù)到另一低時(shí)鐘域(如40 MHz)16
2011-09-07 09:16:40
本帖最后由 mingzhezhang 于 2012-5-23 20:05 編輯
大型設(shè)計(jì)中FPGA的多時(shí)鐘設(shè)計(jì)策略 利用FPGA實(shí)現(xiàn)大型設(shè)計(jì)時(shí)，可能需要FPGA具有以多個(gè)時(shí)鐘運(yùn)行的多重
2012-05-23 19:59:34
利用FPGA實(shí)現(xiàn)大型設(shè)計(jì)時(shí)，可能需要FPGA具有以多個(gè)時(shí)鐘運(yùn)行的多重?cái)?shù)據(jù)通路，這種多時(shí)鐘FPGA設(shè)計(jì)必須特別小心，需要注意最大時(shí)鐘速率、抖動(dòng)、最大時(shí)鐘數(shù)、異步時(shí)鐘設(shè)計(jì)和時(shí)鐘/數(shù)據(jù)關(guān)系。設(shè)計(jì)過(guò)程中
2015-05-22 17:19:26
人工智能大熱之前，Cloud或Data Center已經(jīng)開始使用FPGA做各種加速了。而隨著Deep Learning的爆發(fā)，這種需求越來(lái)越強(qiáng)勁。本文主要討論Cloud巨頭Amazon和Microsoft的FPGA策略。
2019-08-13 08:37:24
1、IC設(shè)計(jì)中的多時(shí)鐘域處理方法簡(jiǎn)析我們?cè)贏SIC或FPGA系統(tǒng)設(shè)計(jì)中，常常會(huì)遇到需要在多個(gè)時(shí)鐘域下交互傳輸?shù)膯?wèn)題，時(shí)序問(wèn)題也隨著系統(tǒng)越復(fù)雜而變得更為嚴(yán)重。跨時(shí)鐘域處理技術(shù)是IC設(shè)計(jì)中非常重要的一個(gè)
2022-06-24 16:54:26
利用 FPGA 實(shí)現(xiàn)大型設(shè)計(jì)時(shí)，可能需要FPGA 具有以多個(gè)時(shí)鐘運(yùn)行的多重?cái)?shù)據(jù)通路，這種多時(shí)鐘 FPGA 設(shè)計(jì)必須特別小心，需要注意最大時(shí)鐘速率、抖動(dòng)、最大時(shí)鐘數(shù)、異步時(shí)鐘設(shè)計(jì)和時(shí)鐘/數(shù)據(jù)關(guān)系
2012-03-05 14:42:09
跨越時(shí)鐘域FPGA設(shè)計(jì)中可以使用多個(gè)時(shí)鐘。每個(gè)時(shí)鐘形成一個(gè)FPGA內(nèi)部時(shí)鐘域“，如果需要在另一個(gè)時(shí)鐘域的時(shí)鐘域產(chǎn)生一個(gè)信號(hào)，需要特別小心。隧道四部分第1部分：過(guò)路處。第2部分：道口標(biāo)志第3部分：穿越
2012-03-19 15:16:20
目前高速PCB的設(shè)計(jì)在通信、計(jì)算機(jī)、圖形圖像處理等領(lǐng)域應(yīng)用廣泛。而在這些領(lǐng)域工程師們用的高速PCB設(shè)計(jì)策略也不一樣。 在電信領(lǐng)域，設(shè)計(jì)非常復(fù)雜，在數(shù)據(jù)、語(yǔ)音和圖像的傳輸應(yīng)用中傳輸速度已經(jīng)遠(yuǎn)遠(yuǎn)
2016-10-16 12:57:06
` 本帖最后由 gk320830 于 2015-3-4 14:11 編輯
世界十大設(shè)計(jì)團(tuán)隊(duì)的經(jīng)典設(shè)計(jì)策略`
2013-09-13 19:44:35
本文就以太網(wǎng)保護(hù)設(shè)計(jì)方面提出設(shè)計(jì)策略以及幾種應(yīng)對(duì)的設(shè)計(jì)思路，正如不同的標(biāo)準(zhǔn)中都有多個(gè)級(jí)別的防護(hù)等級(jí)，用戶需要根據(jù)實(shí)際的項(xiàng)目應(yīng)用場(chǎng)景來(lái)選擇合適的方案，這包括PCB 設(shè)計(jì)、器件選擇、成本、信號(hào)一致性等
2020-12-28 06:35:21
把握DCM、PLL、PMCD和MMCM知識(shí)是穩(wěn)健可靠的時(shí)鐘設(shè)計(jì)策略的基礎(chǔ)。賽靈思在其FPGA中提供了豐富的時(shí)鐘資源，大多數(shù)設(shè)計(jì)人員在他們的FPGA設(shè)計(jì)中或多或少都會(huì)用到。不過(guò)對(duì)FPGA設(shè)計(jì)新手來(lái)說(shuō)
2020-04-25 07:00:00
在FPGA 上設(shè)計(jì)一個(gè)高性能、靈活的、面積小的通信體系結(jié)構(gòu)是一項(xiàng)巨大的挑戰(zhàn)。大多數(shù)基于FPGA 的片上網(wǎng)絡(luò)都是運(yùn)行在一個(gè)單一時(shí)鐘下。隨著FPGA 技術(shù)的發(fā)展，Xilinx 公司推出了Virtex-4
2019-08-21 06:47:43
把握DCM、PLL、PMCD和MMCM知識(shí)是穩(wěn)健可靠的時(shí)鐘設(shè)計(jì)策略的基礎(chǔ)。賽靈思在其FPGA中提供了豐富的時(shí)鐘資源，大多數(shù)設(shè)計(jì)人員在他們的FPGA設(shè)計(jì)中或多或少都會(huì)用到。不過(guò)對(duì)FPGA設(shè)計(jì)新手來(lái)說(shuō)，什么時(shí)候用DCM、PLL、PMCD和MMCM四大類型中的哪一種，讓他們頗為困惑。
2019-09-18 08:26:21
供電的便攜嵌入式系統(tǒng)電源設(shè)計(jì)都是有幫助的。根據(jù)本文描述的構(gòu)造模塊，讀者可以為特定設(shè)計(jì)選擇合適的器件以及設(shè)計(jì)策略。
2019-07-26 07:23:19
對(duì)多時(shí)鐘系統(tǒng)的同步問(wèn)題進(jìn)行了討論?提出了亞穩(wěn)態(tài)的概念及其產(chǎn)生機(jī)理和危害;敘述了控制信號(hào)和數(shù)據(jù)通路在多時(shí)鐘域之間的傳遞?討論了控制信號(hào)的輸出次序?qū)ν郊夹g(shù)的不同要求,重點(diǎn)論述了常用的數(shù)據(jù)通路同步技術(shù)----用FIFO實(shí)現(xiàn)同步的原理及其實(shí)現(xiàn)思路
2012-05-23 19:54:32
大型設(shè)計(jì)中FPGA的多時(shí)鐘設(shè)計(jì)策略利用FPGA實(shí)現(xiàn)大型設(shè)計(jì)時(shí)，可能需要FPGA具有以多個(gè)時(shí)鐘運(yùn)行的多重?cái)?shù)據(jù)通路，這種多時(shí)鐘FPGA設(shè)計(jì)必須特別小心，需要注意最大時(shí)鐘速率、抖動(dòng)、最大時(shí)鐘數(shù)、異步時(shí)鐘
2020-04-26 07:00:00
筆記本電腦的EMI設(shè)計(jì)策略
2009-08-16 13:39:19
。雖然這樣可以簡(jiǎn)化時(shí)序分析以及減少很多與多時(shí)鐘域有關(guān)的問(wèn)題，但是由于FPGA外各種系統(tǒng)限制，只使用一個(gè)時(shí)鐘常常又不現(xiàn)實(shí)。FPGA時(shí)常需要在兩個(gè)不同時(shí)鐘頻率系統(tǒng)之間交換數(shù)據(jù)，在系統(tǒng)之間通過(guò)多I/O接口接收
2022-10-14 15:43:00
目前高速PCB的設(shè)計(jì)在通信、計(jì)算機(jī)、圖形圖像處理等領(lǐng)域應(yīng)用廣泛。而在這些領(lǐng)域工程師們用的高速PCB設(shè)計(jì)策略也不一樣。 在電信領(lǐng)域，設(shè)計(jì)非常復(fù)雜，在數(shù)據(jù)、語(yǔ)音和圖像的傳輸應(yīng)用中傳輸速度已經(jīng)遠(yuǎn)遠(yuǎn)
2018-11-27 10:15:02
Multiple Clock System Design PLD設(shè)計(jì)技巧—多時(shí)鐘系統(tǒng)設(shè)計(jì)
Information Missing
Max+Plus II does
2008-09-11 09:19:41
25 通過(guò)介紹BOVA 公司的產(chǎn)品設(shè)計(jì)實(shí)踐來(lái)認(rèn)識(shí)客車產(chǎn)品的形象識(shí)別設(shè)計(jì)策略。關(guān)鍵詞: 客車; 產(chǎn)品形象識(shí)別; 設(shè)計(jì)策略Abstract: The article touches upon the bus p roduct identity design strategy th rough
2009-07-27 14:45:3710 單片機(jī)系統(tǒng)的低功耗設(shè)計(jì)策略:摘要嵌入式系統(tǒng)的低功耗設(shè)計(jì)需要全面分析各方面因素，統(tǒng)籌規(guī)劃。在設(shè)計(jì)之初，各個(gè)因素往往是相互制約、相互影響的，一個(gè)降低系統(tǒng)功耗的措施有
2009-10-27 17:44:0326 DLL在FPGA時(shí)鐘設(shè)計(jì)中的應(yīng)用:在ISE集成開發(fā)環(huán)境中，用硬件描述語(yǔ)言對(duì)FPGA 的內(nèi)部資源DLL等直接例化，實(shí)現(xiàn)其消除時(shí)鐘的相位偏差、倍頻和分頻的功能。時(shí)鐘電路是FPGA開發(fā)板設(shè)計(jì)中的
2009-11-01 15:10:3033 PLC控制系統(tǒng)抗干擾技術(shù)設(shè)計(jì)策略
自動(dòng)化系統(tǒng)所使用的各種類型PLC中，有的是集中安裝在控制室，有的是安裝在生產(chǎn)現(xiàn)場(chǎng)和各電機(jī)設(shè)備上
2009-06-19 14:33:09297 RFID芯片的攻擊技術(shù)分析及安全設(shè)計(jì)策略
本文以采用磁耦合和CMOS工藝的RFID產(chǎn)品為例，簡(jiǎn)要介紹了此類芯片的構(gòu)成，在列舉各種破壞性/非破壞性攻擊手段的基礎(chǔ)上，從軟
2009-12-26 14:41:471205 高可靠性嵌入式系統(tǒng)固件設(shè)計(jì)策略
本文針對(duì)如何編寫易理解、易維護(hù)的優(yōu)秀代碼進(jìn)行了討論，為程序員提供了一些非常實(shí)用的編程指導(dǎo)。文中指出
2009-12-26 14:42:39546 大型設(shè)計(jì)中FPGA的多時(shí)鐘設(shè)計(jì)策略
利用FPGA實(shí)現(xiàn)大型設(shè)計(jì)時(shí)，可能需要FPGA具有以多個(gè)時(shí)鐘運(yùn)行的多重?cái)?shù)據(jù)通路，這種多時(shí)鐘FPGA設(shè)計(jì)必須特別小心，需要注意最大時(shí)鐘速率
2009-12-27 13:28:04645 
便攜電子設(shè)備的高效電源系統(tǒng)設(shè)計(jì)策略
對(duì)于電池供電的便攜設(shè)備而言，除了需要突破處理能力的限制外，便攜式系統(tǒng)電源的性能也需要不斷改進(jìn)。本文探討便攜嵌入式
2010-03-30 17:28:10304 基于集成溫度傳感器的有源電子標(biāo)簽設(shè)計(jì)策略
射頻識(shí)別RFID(Radio Frequency Identification)技術(shù)是近年來(lái)開始興起并逐漸走向成熟的一種自動(dòng)識(shí)
2010-04-20 15:37:311045 
MSP430F149的無(wú)線環(huán)境監(jiān)測(cè)傳感器系統(tǒng)設(shè)計(jì)策略
微處理器模塊
C
2010-04-20 15:50:18772 
根據(jù)高危心臟病人遠(yuǎn)程實(shí)時(shí)監(jiān)護(hù)系統(tǒng)設(shè)計(jì)策略
1 引言 心血管疾病發(fā)病往往十分危急，且病情嚴(yán)重、變化迅速，一旦發(fā)作就可能給病人帶來(lái)巨大痛苦、甚至導(dǎo)致暈
2010-04-21 09:46:13853 
基于組掃描的PLC開關(guān)量采集方法設(shè)計(jì)策略
概 述：針對(duì)大量開關(guān)量信號(hào)輸入的問(wèn)題，以日本三菱公司的fx系列plc為例，本文設(shè)計(jì)了一種基于組掃描輸入的plc開關(guān)量
2010-04-21 10:59:25937 
根據(jù)ZigBee的汽車空調(diào)控制系統(tǒng)設(shè)計(jì)策略
摘 要： 針對(duì)汽車空調(diào)系統(tǒng)的實(shí)時(shí)性要求，提出了一種基于ZigBee技術(shù)的汽車空
2010-04-21 16:50:21864 
根據(jù)TCP/IP的浮標(biāo)網(wǎng)絡(luò)通信系統(tǒng)設(shè)計(jì)策略
水聲信道匹配基礎(chǔ)研究是建立在水聲學(xué)、海洋物理聲學(xué)以及現(xiàn)代信號(hào)處理技術(shù)基礎(chǔ)上的新興研究領(lǐng)域。為滿足研究需要而構(gòu)建的
2010-04-22 12:38:281752 
根據(jù)ARM的LCD觸摸屏系統(tǒng)設(shè)計(jì)策略
隨著嵌入式系統(tǒng)技術(shù)的飛速發(fā)展，工業(yè)設(shè)備產(chǎn)品也越來(lái)越現(xiàn)代化，普遍要求可視化操作。LCD觸摸屏低耗能．散熱小，成
2010-04-22 13:55:26995 
根據(jù)PCI總線的實(shí)時(shí)測(cè)頻卡WDM驅(qū)動(dòng)程序設(shè)計(jì)策略
PCI總線是一種與CPU無(wú)關(guān)的32／64位地址數(shù)據(jù)復(fù)用總線，工作頻率為33 MHz／66 MHz，它支持突發(fā)傳輸，具有即插即用、電源管理等
2010-04-23 10:33:381269 
基于ASP．NET AJAX的OA系統(tǒng)設(shè)計(jì)策略0 引言辦公自動(dòng)化(Office Automation，OA)系統(tǒng)，是指利用計(jì)算機(jī)技術(shù)和網(wǎng)絡(luò)技術(shù)，使辦公室部分工作逐步物化于各種現(xiàn)代化設(shè)備中，由
2010-04-23 10:38:10613 
基于GPRS和PLC的遠(yuǎn)程路燈監(jiān)控系統(tǒng)設(shè)計(jì)策略
1 GPRS技術(shù)簡(jiǎn)介 GPRS(General Packet Radio Service，通用分組無(wú)線業(yè)務(wù))是一種基于第二代移動(dòng)通信系統(tǒng)GSM的無(wú)線分組
2010-04-23 11:29:55952 
基于智能傳感器MPXY8320A的TPMS系統(tǒng)設(shè)計(jì)策略
1 TPMS系統(tǒng)的發(fā)展歷史和趨勢(shì)1．1 TPMS系統(tǒng)的發(fā)展歷史??? 國(guó)際市場(chǎng)，1997年，通用汽車公司開始使用間接式汽
2010-04-23 11:48:271097 
基于LPC2138的超市收銀機(jī)系統(tǒng)設(shè)計(jì)策略
ARM7 LPC2138介紹 Philips公司的32位的ARM7 LPC2138微控制器具有強(qiáng)大的存儲(chǔ)空間，內(nèi)嵌32 KB片內(nèi)靜態(tài)RAM和512KB的Flash
2010-04-23 11:50:363506 
基于ATmega8的雙軸太陽(yáng)跟蹤器設(shè)計(jì)策略
太陽(yáng)能作為一種清潔能源，倍受人們重視，因此提高太陽(yáng)能的利用率已成為研究熱點(diǎn)。理論分析表明：精確跟蹤與非跟蹤太
2010-04-23 14:07:012606 
基于ADV212的高清視頻壓縮系統(tǒng)設(shè)計(jì)策略
隨著社會(huì)信息量的增大，人們對(duì)多媒體視頻壓縮的要求越來(lái)越高，“高壓縮、低比特速率”的高清視頻壓縮已廣泛應(yīng)用于家用電
2010-04-23 14:15:362169 
基于PC的溫度測(cè)量系統(tǒng)參考設(shè)計(jì)策略
引言
該參考設(shè)計(jì)提供了一個(gè)創(chuàng)建基于PC的溫度測(cè)量系統(tǒng)的方案，用于*估信號(hào)調(diào)理器MAX6603。該設(shè)計(jì)采用兩塊*估(EV)板：
2010-04-23 14:35:33791 
基于嵌入式系統(tǒng)的虛擬儀器的研究與設(shè)計(jì)策略
以工控計(jì)算機(jī)和PC為平臺(tái)的虛擬儀器系統(tǒng)長(zhǎng)期以來(lái)充當(dāng)著智能測(cè)試系統(tǒng)的平臺(tái)。隨著后PC時(shí)代的來(lái)臨，業(yè)界對(duì)儀
2010-04-23 14:40:441311 安富利“ARM系統(tǒng)設(shè)計(jì)策略”研討會(huì)亞洲之旅6月28日北京啟動(dòng),安富利電子元件與ARM通力協(xié)作，在亞洲15個(gè)城市舉辦技術(shù)培訓(xùn)。
2011-05-12 11:08:10800 安富利全球“ARM系統(tǒng)設(shè)計(jì)策略”研討會(huì)亞洲之旅日前正式在北京國(guó)際會(huì)議中心拉開帷幕，共有1000名業(yè)內(nèi)人士參加了此次研討會(huì)，場(chǎng)面盛大，與會(huì)者反響熱烈，彰顯了業(yè)界對(duì)針對(duì)ARM系統(tǒng)的
2011-06-30 08:59:55612 分析了變頻調(diào)速異步電動(dòng)機(jī)的工作狀態(tài)和在電機(jī)設(shè)計(jì)中需要考慮的特殊點(diǎn)，提出了變頻調(diào)速異步電動(dòng)機(jī)的設(shè)計(jì)策略
2011-08-26 14:24:2849 在FPGA設(shè)計(jì)中，為了成功地操作，可靠的時(shí)鐘是非常關(guān)鍵的。設(shè)計(jì)不良的時(shí)鐘在極限的溫度、電壓下將導(dǎo)致錯(cuò)誤的行為。在設(shè)計(jì)PLD／FPGA時(shí)通常采用如下四種類型時(shí)鐘：全局時(shí)鐘、門控時(shí)鐘
2011-09-21 18:38:583472 
基于AD9540產(chǎn)生多時(shí)鐘輸出
2011-11-25 00:02:0031 FPGA 異步時(shí)鐘設(shè)計(jì)中如何避免亞穩(wěn)態(tài)的產(chǎn)生是一個(gè)必須考慮的問(wèn)題。本文介紹了FPGA 異步時(shí)鐘設(shè)計(jì)中容易產(chǎn)生的亞穩(wěn)態(tài)現(xiàn)象及其可能造成的危害,同時(shí)根據(jù)實(shí)踐經(jīng)驗(yàn)給出了解決這些問(wèn)題的
2011-12-20 17:08:3563 2014-06-20 10:30:1521 DLL在_FPGA時(shí)鐘設(shè)計(jì)中的應(yīng)用，主要說(shuō)明DLL的原理，在Xilinx FPGA中是怎么實(shí)現(xiàn)的。
2015-10-28 14:25:421 FPGA學(xué)習(xí)資料，有興趣的同學(xué)可以下載看看。
2016-04-07 16:33:470 基于改進(jìn)模糊卡爾曼濾波的感應(yīng)電機(jī)轉(zhuǎn)速估計(jì)策略研究_王鑫博
2017-01-08 11:20:201 如何正確使用FPGA的時(shí)鐘資源
2017-01-18 20:39:1322 目前,大型設(shè)計(jì)一般推薦使用同步時(shí)序電路。同步時(shí)序電路基于時(shí)鐘觸發(fā)沿設(shè)計(jì),對(duì)時(shí)鐘的周期、占空比、延時(shí)和抖動(dòng)提出了更高的要求。為了滿足同步時(shí)序設(shè)計(jì)的要求,一般在FPGA設(shè)計(jì)中采用全局時(shí)鐘資源驅(qū)動(dòng)設(shè)計(jì)的主時(shí)鐘,以達(dá)到最低的時(shí)鐘抖動(dòng)和延遲。
2017-02-11 11:34:114223 在一個(gè)SOC設(shè)計(jì)中，存在多個(gè)、獨(dú)立的時(shí)鐘，這已經(jīng)是一件很平常的事情了。大多數(shù)的SOC器件都具有很多個(gè)接口，各個(gè)接口標(biāo)準(zhǔn)都可能會(huì)使用完全不同的時(shí)鐘頻率。
2017-02-11 15:07:111047 很大。 在設(shè)計(jì)PLD/FPGA時(shí)通常采用幾種時(shí)鐘類型。時(shí)鐘可分為如下四種類型：全局時(shí)鐘、門控時(shí)鐘、多級(jí)邏輯時(shí)鐘和波動(dòng)式時(shí)鐘。多時(shí)鐘系統(tǒng)能夠包括上述四種時(shí)鐘類型的任意組合。
2017-11-25 09:16:013907 
基于FPGA的數(shù)字系統(tǒng)設(shè)計(jì)中大都推薦采用同步時(shí)序的設(shè)計(jì)，也就是單時(shí)鐘系統(tǒng)。但是實(shí)際的工程中，純粹單時(shí)鐘系統(tǒng)設(shè)計(jì)的情況很少，特別是設(shè)計(jì)模塊與外圍芯片的通信中，跨時(shí)鐘域的情況經(jīng)常不可避免。如果對(duì)跨時(shí)鐘
2018-09-01 08:29:215302 
跨時(shí)鐘域問(wèn)題（CDC，Clock Domain Crossing ）是多時(shí)鐘設(shè)計(jì)中的常見現(xiàn)象。在FPGA領(lǐng)域，互動(dòng)的異步時(shí)鐘域的數(shù)量急劇增加。通常不止數(shù)百個(gè)，而是超過(guò)一千個(gè)時(shí)鐘域。
2019-08-19 14:52:582854 時(shí)鐘是FPGA設(shè)計(jì)中最重要的信號(hào)，FPGA系統(tǒng)內(nèi)大部分器件的動(dòng)作都是在時(shí)鐘的上升沿或者下降沿進(jìn)行。
2019-09-20 15:10:185065 
有一個(gè)有趣的現(xiàn)象，眾多數(shù)字設(shè)計(jì)特別是與FPGA設(shè)計(jì)相關(guān)的教科書都特別強(qiáng)調(diào)整個(gè)設(shè)計(jì)最好采用唯一的時(shí)鐘域。
2020-09-24 10:20:002487 
利用 FPGA 實(shí)現(xiàn)大型設(shè)計(jì)時(shí)，可能需要FPGA 具有以多個(gè)時(shí)鐘運(yùn)行的多重?cái)?shù)據(jù)通路，這種多時(shí)鐘FPGA 設(shè)計(jì)必須特別小心，需要注意最大時(shí)鐘速率、抖動(dòng)、最大時(shí)鐘數(shù)、異步時(shí)鐘設(shè)計(jì)和時(shí)鐘/數(shù)據(jù)關(guān)系。設(shè)計(jì)過(guò)程中最重要的一步是確定要用多少個(gè)不同的時(shí)鐘，以及如何進(jìn)行布線，本文將對(duì)這些設(shè)計(jì)策略深入闡述。
2021-01-13 17:00:0011 利用 FPGA 實(shí)現(xiàn)大型設(shè)計(jì)時(shí)，可能需要FPGA 具有以多個(gè)時(shí)鐘運(yùn)行的多重?cái)?shù)據(jù)通路，這種多時(shí)鐘FPGA 設(shè)計(jì)必須特別小心，需要注意最大時(shí)鐘速率、抖動(dòng)、最大時(shí)鐘數(shù)、異步時(shí)鐘設(shè)計(jì)和時(shí)鐘/數(shù)據(jù)關(guān)系。設(shè)計(jì)過(guò)程中最重要的一步是確定要用多少個(gè)不同的時(shí)鐘，以及如何進(jìn)行布線，本文將對(duì)這些設(shè)計(jì)策略深入闡述。
2021-01-15 15:57:0014 AN-769: 基于AD9540產(chǎn)生多時(shí)鐘輸出
2021-03-18 23:03:122 引言：從本文開始，我們陸續(xù)介紹Xilinx 7系列FPGA的時(shí)鐘資源架構(gòu)，熟練掌握時(shí)鐘資源對(duì)于FPGA硬件設(shè)計(jì)工程師及軟件設(shè)計(jì)工程師都非常重要。本章概述7系列FPGA時(shí)鐘，比較了7系列FPGA時(shí)鐘
2021-03-22 10:25:274326 減少很多與多時(shí)鐘域有關(guān)的問(wèn)題，但是由于FPGA外各種系統(tǒng)限制，只使用一個(gè)時(shí)鐘常常又不現(xiàn)實(shí)。 FPGA時(shí)常需要在兩個(gè)不同時(shí)鐘頻率系統(tǒng)之間交換數(shù)據(jù)，在系統(tǒng)之間通過(guò)多I/O接口接收和發(fā)送數(shù)據(jù)，處理異步信號(hào)，以及為帶門控時(shí)鐘的低功耗
2021-05-10 16:51:393719 
減少很多與多時(shí)鐘域有關(guān)的問(wèn)題，但是由于FPGA外各種系統(tǒng)限制，只使用一個(gè)時(shí)鐘常常又不現(xiàn)實(shí)。FPGA時(shí)常需要在兩個(gè)不同時(shí)鐘頻率系統(tǒng)之間交換數(shù)據(jù)，在系統(tǒng)之間通過(guò)多I/O接口接收和發(fā)送數(shù)據(jù)，處理異步信號(hào)，以及為帶門控時(shí)鐘的低功耗
2021-09-23 16:39:542763 （29）FPGA原語(yǔ)設(shè)計(jì)（差分時(shí)鐘轉(zhuǎn)單端時(shí)鐘）1.1 目錄1）目錄2）FPGA簡(jiǎn)介3）Verilog HDL簡(jiǎn)介4）FPGA原語(yǔ)設(shè)計(jì)（差分時(shí)鐘轉(zhuǎn)單端時(shí)鐘）5）結(jié)語(yǔ)1.2 FPGA簡(jiǎn)介FPGA
2021-12-29 19:41:385 （30）FPGA原語(yǔ)設(shè)計(jì)（單端時(shí)鐘轉(zhuǎn)差分時(shí)鐘）1.1 目錄1）目錄2）FPGA簡(jiǎn)介3）Verilog HDL簡(jiǎn)介4）FPGA原語(yǔ)設(shè)計(jì)（單端時(shí)鐘轉(zhuǎn)差分時(shí)鐘）5）結(jié)語(yǔ)1.2 FPGA簡(jiǎn)介FPGA
2021-12-29 19:41:4810 ?xilinx 的 FPGA 時(shí)鐘結(jié)構(gòu)，7 系列 FPGA 的時(shí)鐘結(jié)構(gòu)和前面幾個(gè)系列的時(shí)鐘結(jié)構(gòu)有了很大的區(qū)別，7系列的時(shí)鐘結(jié)構(gòu)如下圖所示。
2022-07-03 17:13:482592 本文確定了設(shè)計(jì)過(guò)程、制造過(guò)程和應(yīng)用環(huán)境中可能導(dǎo)致 1 ps 或更多時(shí)鐘偏移的幾個(gè)關(guān)注領(lǐng)域。關(guān)于這些關(guān)注領(lǐng)域，將提供一些建議、示例和經(jīng)驗(yàn)法則，以幫助讀者直觀地了解時(shí)鐘偏差錯(cuò)誤的根本原因和幅度。
2022-07-05 10:17:51901 
與關(guān)注處理器以說(shuō)明產(chǎn)品其余部分的設(shè)計(jì)實(shí)踐類似，終端設(shè)備的重點(diǎn)將是便攜式醫(yī)療成像設(shè)備，例如手持式超聲設(shè)備。與大多數(shù)便攜式醫(yī)療系統(tǒng)相比，這需要更多的處理，但許多設(shè)計(jì)策略仍然具有相關(guān)性。
2022-10-26 15:08:55801 
電子發(fā)燒友網(wǎng)站提供《大型自調(diào)時(shí)鐘開源分享.zip》資料免費(fèi)下載
2022-11-01 11:03:320 大型時(shí)鐘樹通過(guò)多個(gè)時(shí)鐘設(shè)備、使用多種傳輸線類型以及跨多個(gè)板和同軸電纜路由時(shí)鐘信號(hào)的情況并不少見。即使遵循最佳實(shí)踐，這些介質(zhì)中的任何一種都可能引入大于 10 ps 的時(shí)鐘偏差。但是，在某些應(yīng)用中，希望
2022-12-22 15:19:31628 
減少很多與多時(shí)鐘域有關(guān)的問(wèn)題，但是由于FPGA外各種系統(tǒng)限制，只使用一個(gè)時(shí)鐘常常又不現(xiàn)實(shí)。FPGA時(shí)常需要在兩個(gè)不同時(shí)鐘頻率系統(tǒng)之間交換數(shù)據(jù)，在系統(tǒng)之間通過(guò)多I/O接口接收和發(fā)送數(shù)據(jù)，處理異步信號(hào)，以及為帶門控時(shí)鐘的低功耗
2023-08-23 16:10:01336 干貨 | 氮化鎵GaN驅(qū)動(dòng)器的PCB設(shè)計(jì)策略概要
2023-09-27 16:13:56484 
把握DCM、PLL、PMCD和MMCM知識(shí)是穩(wěn)健可靠的時(shí)鐘設(shè)計(jì)策略的基礎(chǔ)。賽靈思在其FPGA中提供了豐富的時(shí)鐘資源，大多數(shù)設(shè)計(jì)人員在他們的FPGA設(shè)計(jì)中或多或少都會(huì)用到。
2023-10-30 11:47:55523 
電子發(fā)燒友網(wǎng)站提供《大型多GHz時(shí)鐘樹中的相位偏差設(shè)計(jì).pdf》資料免費(fèi)下載
2023-11-22 16:56:010 BOSHIDA DC電源模塊的節(jié)能與環(huán)保設(shè)計(jì)策略 DC電源模塊的節(jié)能與環(huán)保設(shè)計(jì)策略可以從以下幾個(gè)方面考慮： DC電源模塊的節(jié)能與環(huán)保設(shè)計(jì)策略 1. 高效率設(shè)計(jì)：設(shè)計(jì)高效率的電源轉(zhuǎn)換器可以減少能量損耗
2024-02-18 14:23:1777 
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評(píng)論