基于多相濾波的數(shù)字接收機(jī)的FPGA實(shí)現(xiàn)(2)

2012年05月23日 10:43 來源：互聯(lián)網(wǎng) 作者：秩名 我要評論(0)

標(biāo)簽：FPGA(1769)多相濾波(5)數(shù)字接收機(jī)(4)

　　1．3 算法仿真

　　仿真時(shí)，設(shè)信號(hào)的采樣頻率為2GHz，信道帶寬為62.5 MHz，共16個(gè)信道，輸人信噪比為0 dB。輸入信號(hào)樣本為1920點(diǎn)（每個(gè)信道120點(diǎn)），信號(hào)的起始點(diǎn)為112 ns，脈沖寬度為600 ns。在62.5～937.5MHz 間對起始點(diǎn)、脈寬和頻率進(jìn)行測量，頻率步長為250 kHz，參數(shù)的均方根誤差如圖5～圖7所示。

　　 起始點(diǎn)均方根誤差圖

　　圖5 起始點(diǎn)均方根誤差圖

　　2寬帶數(shù)字接收機(jī)的FPGA硬件實(shí)現(xiàn)

　　2.1 系統(tǒng)模塊實(shí)現(xiàn)

　　設(shè)計(jì)在Xilinx公司的XC4VSX55單片F(xiàn)PGA上實(shí)現(xiàn)，包括串并轉(zhuǎn)換模塊、多相濾波模塊、信號(hào)檢測模塊、數(shù)據(jù)選擇模塊、瞬時(shí)測頻模塊以及PDW形成模塊，如圖8所示。

　　 脈沖寬度均方根誤差圖

　　圖6 脈沖寬度均方根誤差圖

　　頻率均方根誤差圖

　　圖7 頻率均方根誤差圖

　　 FPGA系統(tǒng)整體結(jié)構(gòu)圖

　　圖8 FPGA系統(tǒng)整體結(jié)構(gòu)圖

上一頁123下一頁