電子發(fā)燒友網(wǎng)核心提示 ：Xilinx ISE 14.2安裝指南，包括Xilinx ISE 14.2軟件下載、Xilinx ISE 14.2軟件安裝、Xilinx ISE 14.2相關(guān)產(chǎn)品介紹、Xilinx ISE軟件激活、Xilinx ISE14.2軟件啟動(dòng)和Xilinx ISE 14.2新建工
2012-10-31 11:59:13
61264 
直接在modelsim軟件內(nèi)執(zhí)行.do文件進(jìn)行仿真，不通過vivado調(diào)用modelsim，vivado僅用于生成IP核。
2023-12-04 18:26:34477 
當(dāng)FPGA開發(fā)者需要做RTL和C/C++聯(lián)合仿真的時(shí)候，一些常用的方法包括使用MicroBlaze軟核，或者使用QEMU仿真ZYNQ的PS部分。
2023-12-13 10:11:50324 
FPG上？------沒有它，照樣可以燒到FPGA上。ISE：其實(shí)ISE里面就已經(jīng)自帶有綜合，仿真的工具，你可以點(diǎn)擊RUN BIT，就能生成BIT文件，這樣就能下載到FPGA了。modelsim：用來做
2016-03-15 13:40:51
ISE聯(lián)合Modelsim進(jìn)行仿真，里面介紹得非常詳細(xì)
2018-01-12 15:01:09
選擇了一部分器件，但是在調(diào)用modelsim仿真的時(shí)候，還是會(huì)報(bào)錯(cuò)，之后重新將所有器件選擇之后就沒有錯(cuò)誤。5.接下來全部選擇為默認(rèn)類型，不要輕易改動(dòng)，除非自己水平很高，對(duì)初學(xué)者不建議改動(dòng)，點(diǎn)擊生成，整個(gè)過程根據(jù)電腦配置而言，一般需要獎(jiǎng)金一個(gè)小時(shí)。
2015-01-27 10:21:14
ISE和Modelsim聯(lián)合仿真_修訂版
2014-01-26 22:44:31
用ISE和modelsim聯(lián)合仿真，每次在ISE修改程序后必須把原來打開的modelsim關(guān)閉了再重新打開嗎？
2017-02-21 20:40:27
的波形--->運(yùn)行仿真。如果仿真結(jié)果不理想，還得需要重新修改代碼，重復(fù)上述的操作。計(jì)算機(jī)擅長做重復(fù)的事情，為什么不讓計(jì)算機(jī)代勞呢？我們可以參照Xilinx ISE是如何調(diào)用ModelSim進(jìn)行仿真的
2019-06-03 09:11:11
' is not defined”錯(cuò)誤，不知道到底是什么問題？使用的 Modelsim 版本是：Modelsim SE 10.2Xilinx 仿真庫已經(jīng)編譯過了，而且已經(jīng)加載到了 Modelsim 中。還請(qǐng)大俠們多多指教，謝謝！
2015-01-26 23:17:51
在使用 ISE 軟件進(jìn)行仿真，仿真工具是 Modelsim，提示錯(cuò)誤，錯(cuò)誤詳情如下： > unisim (ERROR: Library path "d:/Xilinx/14.3
2015-01-19 14:12:08
這次利用Xilinx公司的芯片做FPGA開發(fā)的時(shí)候用到了ROM，肯定要對(duì)ROM做仿真，經(jīng)過了一天的努力，總算可以做仿真了，現(xiàn)在把過程寫出來，供大家參考一下。1.首先需要編譯XINLINX的庫文件
2012-02-29 10:44:56
Xilinx ISE 12.2調(diào)用 Modelsim 進(jìn)行行為仿真詳解最近閑來無事，整點(diǎn)東西，以饗各位。第一步：新建工程： File->New Project 創(chuàng)建工程 cnt_for_sim
2012-02-29 10:17:25
本帖最后由 eehome 于 2013-1-5 09:54 編輯
Xilinx ISE 12.2 調(diào)用Modelsim進(jìn)行行為仿真詳解
2012-03-05 16:05:08
目的：使用ISE調(diào)用modelsim進(jìn)行仿真，并使用debussy查看仿真波形準(zhǔn)備：安裝ISE、Modelsim和Debussy軟件將C:\modeltech_6.5a\modelsim.ini設(shè)置
2012-03-08 15:27:01
`Xilinx FPGA入門連載10：Modelsim仿真驗(yàn)證特權(quán)同學(xué)，版權(quán)所有配套例程和更多資料下載鏈接：http://pan.baidu.com/s/1jGjAhEm 1 ISE基本設(shè)置好，既然
2015-09-25 12:39:34
`Xilinx FPGA入門連載5：ISE與Modelsim聯(lián)合仿真之庫編譯特權(quán)同學(xué)，版權(quán)所有配套例程和更多資料下載鏈接：http://pan.baidu.com/s/1jGjAhEm1 操作系統(tǒng)
2015-09-14 12:37:44
`Xilinx FPGA入門連載60：FPGA 片內(nèi)ROM FIFO RAM聯(lián)合實(shí)例之功能仿真特權(quán)同學(xué)，版權(quán)所有配套例程和更多資料下載鏈接：http://pan.baidu.com/s
2016-03-18 09:20:25
`Xilinx FPGA入門連載6：ISE與Modelsim聯(lián)合仿真之關(guān)聯(lián)設(shè)置特權(quán)同學(xué)，版權(quán)所有配套例程和更多資料下載鏈接：http://pan.baidu.com/s/1jGjAhEm 1 ISE
2015-09-16 13:06:48
modelsim仿真DDR3時(shí)，出現(xiàn)下面錯(cuò)誤。Instantiation of 'B_MCB' failed. The design unit was not found.并沒有用ISE聯(lián)合仿真
2016-01-21 10:12:40
如題，如果想用modelsim 仿真ise12.2的工程，應(yīng)該用什么版本的modelsim？ 求指教！！
2013-08-26 19:04:37
在ise調(diào)用modelsim時(shí)出現(xiàn)
2017-01-01 10:29:46
剛開始用modelsim，在ise和modelsim的聯(lián)合仿真中，一般都是從ise中啟動(dòng)modelsim的，但是如果仿真文件有錯(cuò)，或者要修改仿真文件，難道都要先關(guān)掉modelsim，然后再在ise中打開modelsim，不能不關(guān)閉modelsim直接進(jìn)行修改仿真文件，然后直接進(jìn)行仿真嗎
2015-11-12 10:11:44
求解ise和modelsim關(guān)聯(lián)的時(shí)候，出現(xiàn)這個(gè)錯(cuò)誤怎么解決
2015-04-12 11:25:01
`大蝦們，小女子最近調(diào)程序的時(shí)候用到了ise ip core的除法器，但是調(diào)用modelsim仿真的時(shí)候發(fā)現(xiàn)木有進(jìn)行除法啊，單獨(dú)寫了個(gè)除法器也還是用不了，這是什么情況呢？（vhdl寫的程序哈）`
2013-06-15 11:52:45
目錄\Xilinx10.1\ISE\bin\nt;圖2.6、在ModelSim命令窗口（ModelSim下方Transcript)中輸入：（根據(jù)自己需要選擇需求）compxlib -s mti_se
2012-05-15 19:02:08
:\modeltech_10.1c\Xilinx_lib 開始編譯XILINX仿真庫，等待完成，如果0 error則正確，D:\..為你安裝MODELSIM的目錄，改為自己的目錄
2017-04-16 20:36:41
請(qǐng)問一下在ISE14.6中編譯完modelsim10.0a，在用modelsim進(jìn)行仿真時(shí)會(huì)閃退是怎么回事，有什么解決辦法？期待熱心的你給以指教！
2016-05-19 21:10:18
如題，每次按照原子的步驟聯(lián)合仿真，但是每次仿真都不成功。按照獨(dú)立仿真的步驟做事可以的，聯(lián)合就不行
2019-05-16 06:35:29
我在做聯(lián)合仿真的時(shí)候modelsimn里面總是出不來輸出變量，有輸入變量和時(shí)鐘信號(hào)，但就是沒有SOUT，simulink報(bào)錯(cuò)總是。 VERILOG程序很簡單，應(yīng)該沒有問題，程序如下： module
2012-09-24 13:44:05
Altera和Xilinx Modelsim仿真庫Altera和Xilinx Modelsim仿真庫 我們通常使用modelsim軟件作為仿真工具，不同階段的仿真使用不同的庫文件，在開始仿真前將庫
2012-08-10 18:31:02
quartus和modelsim聯(lián)合仿真容易出現(xiàn)問題，所以一般單獨(dú)用modelsim仿真，附件是modelsim仿真的步驟
2017-02-17 20:21:18
FPGA 中的Block Diagram能直接聯(lián)合Modelsim仿真嗎？如果不使用Block Diagram，是能夠正常聯(lián)合Modelsim仿真的，但是使用了Block Diagram模式后，配置一樣，但是總是報(bào)錯(cuò)
2016-10-08 17:12:26
FPGA基礎(chǔ)篇（三）：modelsim仿真的幾個(gè)常見問題對(duì)于FPGA開發(fā)的流程無外乎就三步，第一編寫程序，第二仿真，第三仿真結(jié)束之后下載到板子。其中仿真是必須經(jīng)歷的過程，對(duì)于altera的芯片來說
2017-04-15 21:46:29
，目前支持ModelSim和QuestaSim，本教程選擇ModelSim；
【Language】：仿真庫用的語言； 【Library】：選擇 usim 則是 GTP 前仿庫，vsim 則是 VOP 后
2023-06-26 10:45:30
硬件聯(lián)合仿真的錯(cuò)誤，在沒有添加硬件聯(lián)合仿真之前，可以正常軟件仿真，一旦硬件聯(lián)合就出錯(cuò)！--------------------------------- Version Log
2015-04-26 15:37:44
本帖最后由 藍(lán)e 于 2014-11-25 15:35 編輯
Quartus 13.0和Modelsim SE 10.1a 聯(lián)合仿真 1、首先在Quartus建立工程，編寫HDL文件，進(jìn)行編譯
2014-02-28 16:49:16
今天嘗試聯(lián)合仿真，期間發(fā)現(xiàn)兩個(gè)問題，先坐下記錄。1、ERROR：cannot launch the modelsim-altera software because you did
2017-04-24 19:08:20
你好，我的Xilinx ISE 13.4（Webpack）有問題，最近我將我的電腦從Windows 7專業(yè)版升級(jí)到Windows 10，當(dāng)我試圖打開ISE 13.4時(shí)，它給了我一個(gè)錯(cuò)誤，程序沒有了。錯(cuò)誤是_pn.exe已停止工作。請(qǐng)給我一只手..緊急!!
2020-04-17 09:57:19
quartus+modelsim聯(lián)合仿真的時(shí)候，但有的.v源文件進(jìn)行仿真前，需要把它設(shè)置為頂層模塊（源文件并沒有語法錯(cuò)誤），然后將工程分析和綜合后，點(diǎn)擊RTL simulation，就有結(jié)果了？
2016-08-07 13:39:10
quartus ii 的原理圖文件如何與modelsim-altera聯(lián)合仿真？
2013-04-14 21:51:13
Path name 'C:/Users/Administrator/Desktop/cpld test/test initial/simulation/modelsim/nofile' doesn't exist.這應(yīng)該不是語法上的錯(cuò)誤，請(qǐng)問各位大神，是哪兒設(shè)置錯(cuò)了嗎
2017-04-17 19:05:43
quartusii和modelsim聯(lián)合仿真時(shí)，出現(xiàn)如下故障怎么辦？？？？？急急急
2018-11-23 16:04:32
本帖最后由 srxh 于 2015-12-7 23:28 編輯
各位大神，求指點(diǎn)迷津！本人有個(gè)問題想請(qǐng)教下，quartus II 11與Modelsim6.6d聯(lián)合仿真時(shí)，每次一點(diǎn)仿真進(jìn)入
2015-12-06 23:52:25
.mif 和 .hex。.mif文件是用來給Quautus綜合網(wǎng)表用的，而.hex可以被用來作為modelsim仿真的數(shù)據(jù)輸入。換句話說modelisim對(duì).mif文件不支持，而只對(duì).hex文件支持
2014-03-06 16:22:21
本視頻是MiniStar FPGA開發(fā)板的配套視頻課程，本章節(jié)課程通過實(shí)例講解Gowin與Modelsim聯(lián)合仿真的具體步驟。由于Gowin的IP core和原語僅在gowin開發(fā)平臺(tái)中使用，第三方
2021-04-22 17:38:22
`小弟最近在使用ISE14.7和modelsim聯(lián)合仿真的時(shí)候出現(xiàn)了一些問題，百度很久也不能解決，特來論壇求助各位大哥！！！！真心求助！！！！具體問題就是在啟動(dòng)仿真的時(shí)候ISE14.7會(huì)出現(xiàn)一個(gè)警告
2017-09-14 23:07:53
ise沒啥問題，，，用modelsim仿真就這樣了，哪個(gè)哥哥能交下感謝
2018-11-27 11:36:26
在quartus 中編好程序，生成仿真需要的 .vho 和 .sdf 文件在用modelsim仿真的時(shí)候出現(xiàn)如下錯(cuò)誤，# ** Error: (vsim-SDF-3250) C:/Users
2016-04-05 13:28:34
時(shí)就能看到像在功能仿真的工程文件層次結(jié)構(gòu)，可以找到定義的內(nèi)部信號(hào)。因?yàn)樵谧龊蠓聲r(shí)，源文件中的信號(hào)名稱已經(jīng)沒有了，被映射為軟件綜合后自己生成的信號(hào)名，觀察起來很不方便。這個(gè)設(shè)置與ISE里綜合右鍵屬性
2012-03-01 11:46:29
本帖最后由 lee_st 于 2017-10-31 09:24 編輯
在MODELSIM中仿真XILINX工程
2017-10-30 17:06:29
在MODELSIM中仿真XILINX工程
2018-01-24 17:25:05
在ModelSim中添加xilinx仿真庫的具體步驟
2018-09-12 14:58:15
，如果我在修改一個(gè)位后重新生成其中一個(gè)外設(shè)，則會(huì)給出定時(shí)錯(cuò)誤。如果我嘗試路由幾次，EDK將能夠正確路由它。因?yàn)椋珽DK需要大約2小時(shí)才能完成整個(gè)設(shè)計(jì)，這個(gè)嘗試和錯(cuò)誤方法對(duì)我來說不起作用。我開始知道
2020-06-02 06:56:30
如何在ISE環(huán)境中使用ModelSim仿真
2012-08-20 18:45:23
本帖最后由 diangongshi 于 2012-2-24 21:42 編輯
蓋住了版本號(hào)，為的是告訴大家，這個(gè)各個(gè)版本通用。在使用ModelSim軟件對(duì)Xilinx ISE進(jìn)行后仿真時(shí)，需要
2012-02-24 21:40:17
最近幾天在學(xué)習(xí)用quartus調(diào)用modelsim進(jìn)行仿真，可是仿真的時(shí)候一直出現(xiàn)這種情況，一直處于loading的狀態(tài)。求幫助。另外我的版本是quartus9，modelsim10.1c64位。重裝也沒用。
2014-10-26 16:12:08
請(qǐng)問誰有有Quartus 13.0和Modelsim SE 10.1a 聯(lián)合仿真的詳細(xì)說明資料嗎？希望回復(fù)？謝謝
2014-11-25 10:18:00
利用ise編寫的fpga工程，采用modelsim進(jìn)行仿真，如何提高仿真的速度？這里提高速度指的不是優(yōu)化程序，而是采用提高電腦硬件配置，或者采用硬件加速，或者軟硬件聯(lián)合仿真的方法進(jìn)行加速。請(qǐng)高手具體
2016-04-16 20:32:36
現(xiàn)在做仿真，每次在ISE上編輯代碼然后直接launch關(guān)聯(lián)的Modelsim進(jìn)行仿真，稍微做一點(diǎn)修改保存后就需要關(guān)掉Modelsim，再從新從ISE上重新luanch仿真。這樣又重新得填寫信號(hào)，改
2017-08-28 21:06:27
沒用過ISE，不知道生成的IP核文件夾中 ，哪些是需要添加到modelsim中用于仿真的文件 。拿ram舉例，仿真庫文件還應(yīng)該添加哪些內(nèi)容。希望大神們指導(dǎo)下 多謝
2018-12-18 17:58:32
我把我用到的軟件說明一下。如果你發(fā)現(xiàn)根據(jù)我的操作，你還是解決不了ModelSim后仿真的問題，那就可能是軟件版本的問題。
2009-07-22 15:46:27
0 FPGACPLD設(shè)計(jì)工具——Xilinx ISE使用詳解的主要內(nèi)容:第1章 ISE系統(tǒng)簡介第2章 工程管理器與設(shè)計(jì)輸入工具第3章 ModelSim仿真工具第4章 ISE中集成的綜合工具第5章 約束第6章
2009-07-24 16:06:58197 我想很多人跟我一樣，被ModelSim的后仿真搞的頭暈?zāi)X脹。為了這個(gè)問題，我在網(wǎng)上找了很多的資料，但發(fā)現(xiàn)這些資料往往說的不明白。一些步驟被作者有意無意地省略掉，這常常給讀
2010-03-31 09:46:36112 xilinx ISE設(shè)計(jì)套裝10.1下載
2010-04-17 16:15:181915 一、配置Modelsim ISE的Xilinx的仿真庫 1、編譯仿真庫: A、先將Modelsim安裝目錄C=Modeltech_6.2b下面的modelsim.ini改成存檔格式(取消只讀模式); B、在DOS環(huán)境中，進(jìn)入Xilinx的根目錄，然后依次進(jìn)入
2011-03-30 10:19:07307 1、熟悉Xilinx的ISE 軟件的設(shè)計(jì)流程； 2、并使用移位相加運(yùn)算設(shè)計(jì)一個(gè)4*4位的乘法器； 3、掌握ISE 仿真器或Modelsim仿真軟件的使用方法； 4、用ISE 仿真器或Modelsim仿真軟件對(duì)設(shè)計(jì)進(jìn)行仿真
2011-05-20 15:32:4579 本教程主要是向ISE的初學(xué)者描述和演示, 在XILINX的ISE集成軟件環(huán)境中如何用VHDL和原理圖的方式進(jìn)行設(shè)計(jì)輸入如何用 ModelSim 仿真工具對(duì)設(shè)計(jì)進(jìn)行功能仿真和時(shí)序仿真如何實(shí)現(xiàn)設(shè)計(jì).
2011-11-01 14:44:070 Altera ModelSim 6.5仿真入門教程，需要的可自行下載。 平臺(tái) 軟件：ModelSim-Altera 6.5e （Quartus II 10.0） Starter Edition 內(nèi)容 1 設(shè)計(jì)流程 使用ModelSim仿真的基本流程為： 圖1.1 使用 ModelSim仿真的基本
2012-08-15 15:40:24255 基于Xilinx ISE的modelsim仿真教程
2015-11-30 15:52:568 xilinx_ise9.01中文教程 xilinx_ise9.01中文教程
2016-02-18 18:16:580 xilinx-ise 新手教程VHDL的，感興趣的可以看看。
2016-09-27 15:19:0377 視為木馬。我以為是360誤報(bào)，直接將360安全衛(wèi)士關(guān)閉了。后來，電腦上的軟件一個(gè)接一個(gè)的出現(xiàn)問題，說是軟件的某個(gè)文件被感染了。最后只能被迫重新裝系統(tǒng)，裝完后立刻裝上ISE14.7，想著modelsim編譯Xilinx器件庫時(shí)間太久了，就不裝了，先用ISE14.7自帶的仿真工具ISIM。用了幾
2017-02-08 12:20:12207 
由于兩個(gè)軟件都是較新的版本，在配合使用過程中出現(xiàn)的問題會(huì)比較多，且與之前版本的解決辦法有出入。 1.在使用ModelSim軟件對(duì)Xilinx ISE進(jìn)行后仿真時(shí)，需要先編譯Xilinx的仿真庫。這個(gè)
2017-02-08 15:20:11826 最近在學(xué)習(xí)FPGA，使用ModelSim對(duì)ISE進(jìn)行仿真，首先要將ISE和ModelSim進(jìn)行有效的關(guān)聯(lián)，折騰了一天終于弄懂了如何將他們有效的關(guān)聯(lián)在一起。 （1）首先要安裝ModelSim，注意
2017-02-09 01:34:111385 Xilinx ISE使用錯(cuò)誤和警告匯總，具體的跟隨小編一起來了解一下。
2018-07-13 06:10:005848 do wave.do 在ISE中聯(lián)合使用modelsim中仿真時(shí)，經(jīng)常要修改了ISE里面的程序然后重新仿真，重新加載程序可以使用do
2017-02-10 15:17:072369 
1、代碼輸入(1)、新建一個(gè)ISE工程，名字為count4。(2)、新建一個(gè)verilog文件
2017-02-10 15:48:095067 
當(dāng)ISE調(diào)用ModelSim進(jìn)行仿真的時(shí)候，如果在FPGA設(shè)計(jì)中使用了Xilinx提供的的IP core或者其他的原語語句，ModelSim不添加Xilinx相應(yīng)的庫文件的話，是無法仿真的。
2017-02-11 15:22:371274 
在我們用ModelSim仿真的時(shí)候經(jīng)常是修改一點(diǎn)一點(diǎn)修改代碼，這樣會(huì)造成一個(gè)無奈的操作循環(huán)：修改代碼--->編譯代碼--->仿真設(shè)置--->進(jìn)入仿真頁面--->添加需要觀察的波形--->運(yùn)行仿真
2017-02-11 15:25:0710139 
聯(lián)合設(shè)計(jì)與仿真的方法針對(duì)數(shù)字信號(hào)處理FPGA設(shè)計(jì)實(shí)現(xiàn)中碰到的問題和困難，提出了有效可行的解決方法，大大提高了數(shù)字信號(hào)處理算法FPGA設(shè)計(jì)實(shí)現(xiàn)的效率，有較高的推廣應(yīng)用價(jià)值。聯(lián)合設(shè)計(jì)與仿真的方法主要包括以下3個(gè)方面。
2018-07-20 11:45:002127 
是Modelsim，但是Modelsim不是仿真，嚴(yán)格來講Modelsim只是仿真所需的工具而已，又或者說Modelsim只是學(xué)習(xí)仿真的一部小插曲而已。除此之外，筆者也認(rèn)為仿真可以是驗(yàn)證語言，但是驗(yàn)證語言卻不是仿真，因?yàn)轵?yàn)證語言只是仿真的一小部分而已，事實(shí)上仿真也不一定需要驗(yàn)
2019-04-30 18:24:0023 總體思想是現(xiàn)在 MATLAB 中產(chǎn)生仿真所需要的輸入信號(hào)，以十六進(jìn)制形式存放在數(shù)據(jù)文件中，在modelsim 中用 vhdl 語言編寫測(cè)試文件，做時(shí)序仿真，最后將結(jié)果存入另外一個(gè)數(shù)據(jù)文件，最后在 matlab中將 modelsim 的仿真輸出文件讀入一個(gè)數(shù)組中，以便可以作圖分心，進(jìn)一步做誤差分析。
2021-06-01 10:31:2033 3 ModelSim工程實(shí)戰(zhàn)之自動(dòng)仿真說完了 ModelSim 的使用流程，接下來我們將會(huì)對(duì)每個(gè)流程進(jìn)行詳細(xì)的操作演示，一步步、手把手帶領(lǐng)大家學(xué)習(xí)使用 ModelSim 軟件。首先我們講解
2021-07-23 10:51:171710 
Vivado自帶的仿真，個(gè)人覺得跑一些小模塊的仿真還是可以的，不過跑大的仿真系統(tǒng)，容易無體驗(yàn)感，建議用第三方工具，這邊就直接對(duì)ModelSim下手了，接下來介紹下這兩者聯(lián)合仿真的操作。
2022-03-11 11:32:116154 的時(shí)間在5分鐘左右。為此，通過不斷地學(xué)習(xí)，終于將波形仿真的各個(gè)事項(xiàng)了解清楚。這里做一下記錄，方便以后回顧。
2022-11-29 09:52:132374
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評(píng)論