摘 要： 采用易于FPGA實現的歸一化最小和算法，通過選取合適的歸一化因子，將乘法轉化成移位和加法運算。在高斯白噪聲信道下，仿真該譯碼算法得出最佳的譯碼迭代次數，并結合Xilinx XC7VX485T資源確定量化位數。然后基于該算法和這3個參數設計了一種全新的、高速部分并行的DSC譯碼器。該譯碼器最大限度地實現了譯碼效率、譯碼復雜度、FPGA資源利用率之間的平衡，并在Xilinx XC7VX485T芯片上實現了該譯碼器，其吞吐率可達197 Mb/s。
?

0 引言

分布式信源編（DSC）解碼較傳統信道編解碼而言，因其編碼簡單、譯碼復雜成為近年來通信領域的研究熱點。DSC編碼端各信源獨立編碼，譯碼端根據信源的相關性聯合譯碼，從而降低了編碼的復雜度，而把整個系統的復雜度轉移到譯碼端，所以本文重點研究DSC譯碼器的設計。

Turbo碼和LDPC碼是實現DSC譯碼器的兩種主要編碼。在DSC譯碼過程中，Turbo碼譯碼算法復雜、譯碼延時長且存在一定的不可檢測錯誤，而LDPC碼具有較大的靈活性、較低的差錯平底特性、譯碼速度快、具有高效的譯碼迭代算法[1]，因此LDPC碼更適合于實現DSC譯碼器。

LDPC碼分為規則LDPC碼和非規則LDPC碼，非規則LDPC碼的譯碼性能優于規則LDPC碼，是目前己知的最接近Shannon限的碼[2]，所以本文采用非規則LDPC碼實現DSC譯碼器。

本文設計的DSC譯碼器具有反饋信道，根據當前聯合譯碼的結果把譯碼判決信息反饋到編碼端，但這種方法對實時性要求很高[3]，這是限制DSC譯碼器工程應用的一個重要因素。FPGA由于其強大的數據并行處理能力，能夠做到數據處理的實時性、高效性。所以，FPGA能夠解決DSC譯碼器反饋信道實時性的問題。

Log-BP算法、BP-Based算法、歸一化最小和（NMS）算法是3種常用的DSC譯碼算法，這3種算法把一部分乘法用求和運算代替極大地減少了運算量。Log-BP算法修正了碼長較長時概率 BP 譯碼算法計算不穩定的問題，但是仍然存在乘法運算不利于 FPGA實現。BP-Based算法雖然降低了運算量，但BP-Based 算法相對于Log-BP算法收斂速度慢，譯碼性能也不如前者[4]。NMS算法和BP-Based算法的復雜度幾乎相同，若選取合適的歸一化因子η，能將乘法用加法和移位操作代替，并且其譯碼性能與概率BP算法幾乎一致[5]。因此，NMS算法在FPGA實現時被大量采用。

基于非規則LDPC碼、FPGA、NMS譯碼算法3方面的優點，本文的主要工作是采用非規則LDPC碼、運用NMS譯碼算法設計了一種全新的、實時高速的DSC譯碼器并在Xilinx XC7VX485T上實現了該譯碼器。該譯碼器的吞吐率可達197 Mb/s，具有較好的工程應用價值。

1 DSC譯碼器實現的理論基礎

1.1 DSC的基本原理

假設Xi(i=1，2…N)是來自同一個系統的N個信源，這N個信源之間的相關性稱為邊信息，現對這N個信源進行獨立編碼，將編碼后的N路信息傳輸到同一個譯碼節點，并結合邊信息進行聯合譯碼。因此，DSC系統的編碼端極為簡單，其復雜度主要體現在譯碼端。

1.2 基于非規則LDPC碼的DSC系統

圖1是非規則LDPC碼實現DSC系統的框圖，其中Xi(i=1，2…N)表示來自同一個系統的N個信源，DSC編碼器和譯碼器根據非規則LDPC碼的校驗矩陣（H矩陣）而設計。

從圖1中可知，非規則LDPC碼實現DSC編解碼系統的基本原理：信源Xi經過DSC編碼器后輸出信息位和校驗信息，與傳統譯碼相比，DSC編解碼系統丟棄信息位并且經高斯白噪聲（AWGN）信道每次只傳輸少量的校驗位到DSC譯碼器，如此可以實現碼率自適應并提高壓縮效率。同時邊信息經過虛擬信道傳輸到DSC譯碼器進行聯合譯碼，如果此時能夠正確譯碼就輸出譯碼信息X’，否則進行反饋重傳校驗位繼續譯碼，直至正確譯碼輸出。

1.3 LDPC譯碼算法

NMS譯碼算法具體闡述如下：

設α2為AWGN信道的方差，yi表示接收到的信息，L(ci)為信道初始化信息，L(qij)為變量節點接收來自校驗節點的信息，L(rji)為校驗節點接收來自變量節點的信息，L(Qi)是變量節點接收到的全部信息，C(i)表示連接變量節點i的所有校驗節點，C(i)j表示連接變量節點i中除j外的全部校驗節點，C(j)i表示連接校驗節點j中除i外的全部變量節點，η表示歸一化因子。