通過下列兩種方式可顯示該頁面：

右鍵單擊項(xiàng)目瀏覽器窗口中FPGA終端下的程序生成規(guī)范，從快捷菜單中選擇新建?編譯，打開編譯屬性對話框。在類別列表中選擇Xilinx選項(xiàng)，可顯示該頁。

如FPGA程序生成規(guī)范已存在，右鍵單擊程序生成規(guī)范，從快捷菜單中選擇屬性顯示編譯屬性對話框。在類別列表中選擇Xilinx選項(xiàng)，可顯示該頁。

注： 并非全部FPGA終端均支持Xilinx選項(xiàng)頁。如終端不支持該頁面，其不會(huì)顯示在類別列表中。此外，根據(jù)用戶使用終端，其中可能包含Xilinx選項(xiàng)頁(ISE)（編譯屬性對話框）。

該頁用于定義編譯FPGA VI時(shí)所用的Xilinx Vivado選項(xiàng)。用戶可指定的選項(xiàng)隨FPGA終端變化。

通常無需調(diào)整該頁的選項(xiàng)，除非FPGA VI編譯失敗。使用編譯狀態(tài)窗口中的信息確定該頁的哪個(gè)選項(xiàng)可能有助于FPGA VI成功編譯。

該頁包含以下部分：

實(shí)現(xiàn)策略—指定應(yīng)用程序的Xilinx選項(xiàng)。可選擇預(yù)設(shè)配置優(yōu)化性能、優(yōu)化設(shè)計(jì)區(qū)域、優(yōu)化功耗、優(yōu)化芯片的設(shè)計(jì)繁忙及縮短編譯時(shí)間。通過忽略設(shè)計(jì)策略中的選項(xiàng)可創(chuàng)建自定義配置。

默認(rèn)

—配置Xilinx編譯器使用Xilinx默認(rèn)的實(shí)現(xiàn)策略。

優(yōu)化性能

—選擇最大化FPGA應(yīng)用定時(shí)性能的選項(xiàng)。

優(yōu)化區(qū)域

—選擇可降低FPGA片上LUT計(jì)數(shù)的選項(xiàng)。

優(yōu)化功耗

—選擇可優(yōu)化FPGA片功耗的選項(xiàng)。

優(yōu)化繁忙

—選擇可最小化FPGA芯片設(shè)計(jì)繁忙的選項(xiàng)。

縮短編譯時(shí)間

—選擇通過減少Xilinx編譯器映射最小化編譯時(shí)間的選項(xiàng)。

自定義

—指示選項(xiàng)可能與預(yù)設(shè)置配置不匹配。

設(shè)計(jì)優(yōu)化指令—指定Xilinx編譯器優(yōu)化FPGA設(shè)計(jì)的方法。該選項(xiàng)僅當(dāng)用戶在實(shí)現(xiàn)策略中選擇自定義選項(xiàng)時(shí)可用。

可選擇下列指令：Default、Explore、Explore area、Explore sequential area、Add re-map或Run-time optimized。

布局指令—指定Xilinx編譯器在芯片上布局FPGA設(shè)計(jì)的方法。該選項(xiàng)僅當(dāng)用戶在實(shí)現(xiàn)策略中選擇自定義選項(xiàng)時(shí)可用。
可選擇下列指令：Default、Explore、Wire-length-driven block placement、Late block placement、Extra net delay (high)、Extra net delay (medium)、Extra net delay (low)、Spread logic (high)、Spread logic (medium)、Spread logic (low)、Extra post-placement optimization、Extra timing optimization (SSI)、Spread SSLs (SSI)、Balance SSLs (SSI)、Balance SLRs (SSI)、High utilization SLRs (SSI)、Run-time optimized或Quick。

物理設(shè)計(jì)優(yōu)化指令—指定Xilinx編譯器在芯片上優(yōu)化FPGA設(shè)計(jì)的方法。該選項(xiàng)僅當(dāng)用戶在實(shí)現(xiàn)策略中選擇自定義選項(xiàng)時(shí)可用。
可選擇下列指令：Default、Explore、Explore with hold violation fixing、Aggressively explore、Alternate replication、Aggressive fan-out optimization、Alternate delay modeling、Add register re-timing或Not enabled。

布線指令—指定Xilinx編譯器在芯片上布線FPGA設(shè)計(jì)的方法。該選項(xiàng)僅當(dāng)用戶在實(shí)現(xiàn)策略中選擇自定義選項(xiàng)時(shí)可用。
可選擇下列指令：Default、Explore、No timing relaxation、More global iterations、Higher delay cost、Advanced skew modeling或Run-time optimized。

運(yùn)行功耗優(yōu)化？—指定Xilinx編譯器添加功耗優(yōu)化，以降低功耗。默認(rèn)情況下，僅當(dāng)用戶在實(shí)現(xiàn)策略中選擇優(yōu)化功耗時(shí)，該復(fù)選框顯示為已勾選。

使用多線程生成（如可用）—指定使用多線程的Xilinx編譯器（如多線程可用）。該復(fù)選框默認(rèn)為已勾選。
?

使用推薦設(shè)置—指定Xilinx編譯器使用終端提供的選項(xiàng)。該復(fù)選框默認(rèn)為已勾選。勾選該復(fù)選框可自定義該頁的Xilinx選項(xiàng)。

設(shè)計(jì)策略—指定應(yīng)用程序的Xilinx選項(xiàng)。可選擇預(yù)設(shè)配置最小化編譯時(shí)間、最大化定時(shí)性能或優(yōu)化設(shè)計(jì)區(qū)域。通過忽略設(shè)計(jì)策略中的選項(xiàng)可創(chuàng)建自定義配置。

平衡－選擇能夠平衡編譯時(shí)間和Xilinx編譯器用于滿足FPGA應(yīng)用定時(shí)和設(shè)計(jì)需求工作的選項(xiàng)。

最短編譯時(shí)間－選擇通過減少Xilinx編譯器映射工作最小化編譯時(shí)間的選項(xiàng)。

定時(shí)性能－選擇最大化FPGA應(yīng)用定時(shí)性能的選項(xiàng)。

區(qū)域－選擇優(yōu)化FPGA上使用區(qū)域的選項(xiàng)。

自定義－指示選項(xiàng)可能與任意預(yù)設(shè)置的配置均不匹配。

綜合優(yōu)化目標(biāo)—指定Xilinx編譯器的綜合優(yōu)化目標(biāo)。綜合為Xilinx編譯過程的組成部分，用于創(chuàng)建來自FPGA VI設(shè)計(jì)的邏輯門。

速度—配置Xilinx編譯器減少設(shè)計(jì)實(shí)現(xiàn)中的邏輯層次。

區(qū)域—配置Xilinx編譯器最小化設(shè)計(jì)實(shí)現(xiàn)中的邏輯總量。

綜合優(yōu)化的程度—指定Xilinx編譯器在綜合過程中的使用程度。使用程度是指相對值，非絕對值。

法線—配置Xilinx編譯器使用最小化和代數(shù)分解算法對設(shè)計(jì)進(jìn)行優(yōu)化。

高—配置Xilinx編譯器為特定的FPGA架構(gòu)進(jìn)行優(yōu)化。指定最高綜合優(yōu)化努力程度，可使Xilinx編譯器通過嘗試多種優(yōu)化算法確定適用于終端架構(gòu)的最佳結(jié)果，使Xilinx編譯器的編譯時(shí)間增加。

映射整體的使用程度—指定 Xilinx編譯器映射FPGA VI至FPGA的使用程度。使用程度是指相對值，非絕對值。

默認(rèn)的Xilinx設(shè)置—將Xilinx編譯器配置為使用Xilinx默認(rèn)映射的使用程度。

標(biāo)準(zhǔn)—配置Xilinx服務(wù)器標(biāo)準(zhǔn)使用程度。

高—配置Xilinx編譯器在編譯FPGA VI時(shí)使用最高的工作程度。最高工作程度比其它工作程度需要更多編譯時(shí)間。

放置和連線的整體使用程度—指定Xilinx編譯器在FPGA上放置邏輯塊和連線組合路徑的使用程度。使用程度是指相對值，非絕對值。

標(biāo)準(zhǔn)—配置Xilinx服務(wù)器標(biāo)準(zhǔn)使用程度。

高—配置Xilinx編譯器在編譯FPGA VI時(shí)使用最高的工作程度。最高工作程度比其它工作程度需要更多編譯時(shí)間。

將隨機(jī)值用于布局器運(yùn)行開銷表—指定用于Xilinx工具的布局布線進(jìn)程的布局器運(yùn)行開銷表屬性的隨機(jī)值。啟用該復(fù)選框不會(huì)初始化代碼生成，但會(huì)影響性能和設(shè)備使用。