現(xiàn)場(chǎng)可編程門(mén)陣列FPGA 常常進(jìn)行大數(shù)據(jù)量的處理，數(shù)據(jù)的存儲(chǔ)便成了問(wèn)題，利用SPI Flash 大容量、讀寫(xiě)速度快、成本低廉以及數(shù)據(jù)在斷電后不丟失的特點(diǎn)，可以將配置數(shù)據(jù)存儲(chǔ)于SPI Flash 中［1］ 。它比起傳統(tǒng)的并行總線接口Flash 來(lái)說(shuō)節(jié)省了很多的I/ O 口資源，從而為系統(tǒng)功能的擴(kuò)展提供了更多的可能。為此提出了一種基于FPGA 的SPI Flash 控制器的設(shè)計(jì)方法，并用Verilog HDL 實(shí)現(xiàn)，在Isim 中得出仿真和驗(yàn)證結(jié)果，最終應(yīng)用在自行設(shè)計(jì)的VGA顯示控制電路中得到成功應(yīng)用，而且可以擴(kuò)展到所有類(lèi)似系統(tǒng)中［2］ 。

　　1 系統(tǒng)總體方案設(shè)計(jì)

　　FPGA 芯片采用的Spartan-6 系列的xc6slx9 芯片，封裝采用tqg-144，該系列FPGA 能提供高達(dá)400MHz 的工作時(shí)鐘，高達(dá)5 720 個(gè)高效的雙寄存器6 輸入查找表（LUT）和一系列豐富的內(nèi)置系統(tǒng)級(jí)模塊，采用成熟的45 nm 低功耗銅制程技術(shù)制造，實(shí)現(xiàn)了性價(jià)比與功耗的完美平衡。該芯片有9152 個(gè)邏輯單元（Logic Element），32 個(gè)18 kbyte 的Block RAM 模塊，16 個(gè)18伊18 bit 嵌入式乘法器，2 個(gè)鎖相環(huán)（PLL）和4個(gè)時(shí)鐘管理模塊（DCM）。在這款144 針tqg 封裝的FPGA 中，用戶可用I/ O 為102 個(gè)［3］ ，可以滿足本系統(tǒng)的需求。

　　Flash 芯片采用的配置芯片是Winbond 公司的W25Q80BV 系列8 M bit 容量的SPI Flash，該芯片共由16 部分組成，每一部分有256 頁(yè)，每頁(yè)有256 個(gè)字節(jié)。該系列芯片具有先進(jìn)的寫(xiě)保護(hù)機(jī)制，讀取數(shù)據(jù)的最大時(shí)鐘速率為50 MHz。工作的電壓范圍為2.7 V ~3.6 V，具有整體擦除和扇區(qū)擦除、靈活的頁(yè)編程指令和寫(xiě)保護(hù)功能，數(shù)據(jù)保存至少20 y（year），每個(gè)扇區(qū)可承受100 000 次擦寫(xiě)循環(huán)。SPI Flash 具有掉電保存能力，在系統(tǒng)上電時(shí)，F(xiàn)PGA 首先從配置芯片SPIFlash 中讀取編程數(shù)據(jù)，并對(duì)FPGA 進(jìn)行加載。SPIFlash 的HOLD#和WP#管腳要接上拉電阻， 因?yàn)镕PGA 上電時(shí)管腳為高阻態(tài)，如無(wú)此上拉電阻，F(xiàn)LASH的HOLD#和WP#輸入為浮置狀態(tài)，沒(méi)有確定的電平，進(jìn)而導(dǎo)致數(shù)據(jù)總線電平也不確定，這是不允許的。

　　本系統(tǒng)由串口、FPGA 和SPI Flash 構(gòu)成，系統(tǒng)整體框圖如圖1 所示。

　　圖1 中，F(xiàn)PGA 為電路核心，一方面接收來(lái)自PC串口的數(shù)據(jù)，并將數(shù)據(jù)寫(xiě)入Flash 中;一方面從Flash中讀出數(shù)據(jù);另一方面產(chǎn)生系統(tǒng)所需的各種控制信號(hào)。作為現(xiàn)場(chǎng)可編程器件，F(xiàn)PGA 能方便地?zé)氤绦騺?lái)改變它的功能，所以在設(shè)計(jì)調(diào)試時(shí)，可將。 bit 文件燒入FPGA 進(jìn)行在線調(diào)試，也可將。 mc文件程序直接下載到SPI Flash 中進(jìn)行功能驗(yàn)證。

　　2 FPGA 內(nèi)部模塊設(shè)計(jì)

　　FPGA 的頂層文件包括七個(gè)模塊，如圖2 所示。

　　圖2 中，復(fù)位信號(hào)主要是同步外部的復(fù)位信號(hào);DCM 模塊主要是倍頻和管理時(shí)鐘;串口接收模塊把從串口得到的數(shù)據(jù)緩存到FIFO;Flash 控制模塊主要是控制對(duì)外部SPI Flash 的讀寫(xiě)，把從串口得到的數(shù)據(jù)存入到SPI Flash，并不斷把SPI Flash 中的數(shù)據(jù)送到串口發(fā)送模塊;CoreRAM 是Xilinx 專用的一個(gè)IP 核，本設(shè)計(jì)中用于FPGA 內(nèi)部數(shù)據(jù)的緩存;SPI 接口模塊為SPI Flash 提供串行時(shí)鐘，并實(shí)現(xiàn)數(shù)據(jù)的串并轉(zhuǎn)換。當(dāng)上層用戶發(fā)送指令要將FPGA 的配置數(shù)據(jù)存入SPI Flash 時(shí)，配置數(shù)據(jù)從串口接收模塊輸出給Flash 模塊， Flash 模塊將數(shù)據(jù)不斷提取到CoreRAM 中，CoreRAM 中的數(shù)據(jù)經(jīng)過(guò)Flash 模塊寫(xiě)入到SPI Flash 中。當(dāng)系統(tǒng)重新上電要對(duì)FPGA 進(jìn)行配置時(shí)，將SPI Flash 中的數(shù)據(jù)讀入到Flash 模塊中，再將Flash 模塊中數(shù)據(jù)緩存在CoreRAM 中，最后將CoreRAM 中的數(shù)據(jù)提取給上層相應(yīng)的模塊，完成對(duì)FPGA 的配置。

　　從以上分析可以知道，F(xiàn)PGA 內(nèi)部的數(shù)據(jù)流向非常的明朗，模塊之間的關(guān)系也很確切，所以這個(gè)框圖的劃分具有一定的科學(xué)性。如果總體的框圖沒(méi)有劃分好，調(diào)試成功的可能性也是非常小的。另外，在升級(jí)的時(shí)候如果要改變數(shù)據(jù)的獲得方式，只要用新的程序替換串口接收模塊即可;如果要改變數(shù)據(jù)的顯示方式，只要用新的程序替換串口發(fā)送模塊即可。下面分別介紹各功能模塊的實(shí)現(xiàn)。

　　2. 1 串口接收和發(fā)送部分

　　串口發(fā)送和接收部分相似，串口接收部分是將來(lái)自PC 的串口數(shù)據(jù)發(fā)送到Flash 控制器中，而串口發(fā)送部分是將從Flash 中讀到的數(shù)據(jù)發(fā)送給PC 機(jī)，是串口接收的逆向過(guò)程，下面以串口發(fā)送部分為例進(jìn)行分析。串口接收模塊的框圖如圖3 所示。

　　圖3 中包含3 個(gè)子模塊，串口接收模塊接收來(lái)自PC 串口的數(shù)據(jù)，為了使速度盡可能的快，設(shè)計(jì)用的波特率為115 200 bit/ s;緩存接口主要是把串口接收到的數(shù)據(jù)緩存到FIFO;FIFO 是例化的一個(gè)模塊，用作數(shù)據(jù)緩存。