摘要：在基于現場可編程門陣列(FPGA)的反應堆控制保護系統設計中，針對各種電子設備的電磁干擾，通過在硬件設計中采用信號隔離、消噪、消激和閾值調節電路等抗干擾措施，并利用軟件提高抗干擾能力，實現了電磁兼容性設計，為反應堆控制保護系統提供了較強的抗電磁干擾能力，確保了反應堆的安全、可靠和穩定運行。

1 引言

電磁兼容性是指電子設備所具有的抑制外部電磁干擾的能力，同時該設備產生的電磁干擾應低于規定的限度，不能影響同一電磁環境中其他電子設備的正常工作。隨著電子設備的日益普及，電磁干擾日益嚴重，電磁兼容性的設計變得更加重要。電磁兼容性設計是一項復雜的系統工程，設計中要參照實際電磁環境提出具體要求，進而提出解決的技術措施。

反應堆控制保護系統所涉及的電子設備種類繁多，內部電路復雜，包括數字信號處理系統、輸入／{畬出通道、數字顯示裝置、接口電路、驅動電路、控制模塊及穩壓電源等，是模擬與數字電路并存、硬件與軟件相結合的統一體。電子設備的電磁干擾不僅不同程度地影響反應堆安全重要設備和系統的功能，而且還可能對反應堆的安全運行造成威脅。為了提高控制保護系統的可靠性，必須有效抑制各種電磁干擾、優化電路設計和軟件設計，保證反應堆安全可靠運行。本文針對基
于現場可編程門陣列(FPGA)的反應堆控制保護系統，提出了電磁兼容性的設計與實現方法，以保證系統具有較強的抗干擾能力。

2 電磁干擾的成因

2．1 電網干擾

反應堆控制保護系統采用交流供電，電網質量直接影響系統工作的穩定性。電網干擾包括浪涌電壓和電磁干擾。系統工作現場的大功率電氣設備在啟動或停止時，會產生幾百伏、甚至上千伏的浪涌電壓并伴有火花干擾。

2．2 傳輸線干擾

傳輸線干擾是在輸入、輸出線上形成的干擾。對于反應堆系統，從傳感器、探測器傳輸的各種模擬信號有十多條，從控制臺、控制柜傳輸的開關量信號有幾十個，傳輸線長度達幾十米至上百米。這就很容易將工作現場的干擾引入系統中。

2．3 機內干擾

任何～臺正在工作的儀器，其本身就是一個干擾源，干擾信號包括由繼電器產生的火花放電干擾、自激振蕩、尖峰干擾、噪聲電壓等。

3 硬件設計中采用的抗干擾措施

3．1 隔離技術

在控制保護系統設計中，基于FPGA的每套儀器(包括安全保護系統、脈沖棒控制系統、報警系統、定標保護儀、密碼權限單元)都是以FPGA為核心的可編程片上系統(SOPC)嵌入式系統，要接收來自控制臺或者從其他儀器傳輸過來的開關量輸入信號，以及從傳感器傳輸來的模擬信號和脈沖信號，同時又要輸出重要的控制信號到相關儀器儀表或遠程設備作為信號源。

為了避免噪聲隨著信號一起傳輸進入儀器內部，每套儀器采用直流值流電源變換器將電源隔離，并在信號輸入、輸出通道中采用光耦合器，使開關量信號與FPGA的輸入／輸出信號隔離，不受電磁干擾的影響。圖1為信號隔離電路。

3．2 消噪電路

在信號輸入端并聯一個0．1 laF的消噪電容，可以濾除高頻噪聲。

在電路設計中，用到了大量的數字儀表控制設備，而每個數字儀表控制設備本身都是一個脈沖干擾源，會通過電源線相互干擾。解決辦法是采用去耦旁路措施，即在印制板電源進線端并聯一個10 I_tF／35 V的鉭電容進行電源退耦，同時在每個芯片的電源進線端再并聯一個0．1蝦的高頻、低分布電感的陶瓷電容。

為了提高系統的抗干擾能力，電路中選用了噪聲容限最高的互補金屬氧化物半導體(CMOS)集成電路、低噪聲的金屬膜電阻以及鉭電容。

對于電路中運用的運算放大器和交／直流轉換器，其速度越高，越容易受電磁干擾的影響。由于設計時對速度要求不高，采用了非高速運算放大器和交／直流轉換器，以降低受干擾影響的程度。

3．3 自激的消除

3．3．1 自激產生的原因對于引入了負反饋的放大電路，其輸入寄生電容(包括運算放大器的輸入電容和布線分布電容)與反饋電阻將組成一個滯后網絡，引起輸出電壓相位滯后。當輸入信號頻率很高時，寄生電容的旁路作用使放大器的高頻響應變差，從而影響電路的穩定性。