大家好，歡迎Vivado的一個快速演示，它是xilinx新的設計套件，應用到7系列和以上的系列器件。
2012-04-25 08:55:55
2192 本文主要介紹Xilinx FPGA的GTx的參考時鐘。下面就從參考時鐘的模式、參考時鐘的選擇等方面進行介紹。 參考時鐘的模式 參考時鐘可以配置為輸入模式也可以是輸出模式，但是在運行期間不能切換。作為
2020-11-14 11:39:1513866 
本來寫了一篇關于高速收發器的初步調試方案的介紹，給出一些遇到問題時初步的調試建議。但是發現其中涉及到很多概念。逐一解釋會導致文章過于冗長。所以單獨寫一篇基本概念的介紹，基于Xilinx 7系列
2020-12-15 17:18:164531 
本文主要介紹Xilinx FPGA的GTx的參考時鐘。下面就從參考時鐘的模式、參考時鐘的選擇等方面進行介紹。
2023-09-15 09:14:261956 
親愛的Xilinx人，我有一些簡單的問題要問。我正在使用Virtex 6 SX475T進行PCB設計。我正在考慮添加一個擴展端口，它有2對CML和6對LVDS信號。從用戶指南，我認為一個GTX銀行
2020-06-13 08:38:27
大家好，我有一個Kintex-7設計，它使用10G的GTX收發器。幾年前我用GTX收發器向導2.2創建了這個設計，它一直很好用。就在最近，我嘗試使用最新版本的Vivado實現相同的設計，而
2020-05-07 07:31:36
我使用kintex-7 xc7k325tffg900-2配置顯示器GTX rx（不帶8b / 10解碼），下面配置：線速為2.7 Gbps，參考時鐘為135m，無編碼，外部和內部數據寬度為20位
2020-07-28 10:40:48
Non-Project模式下應用增量實現 / 873．4 實現后的設計分析 / 883．4．1 資源利用率分析 / 883．4．2 時序分析 / 883．5 生成配置文件 / 903．6 下載配置文件 / 93
2020-10-21 18:24:48
[0x3b0060ebe0] /pkg/xilinx-vivado-/2013.4/Vivado/2013.4/lib/lnx64.o/librdi_timing.so(HASTNetworkImpl
2018-10-18 14:40:02
此消息：bp @ bp：/opt/Xilinx/Vivado/2016.1$ source settings64.shbp@bp:/opt/Xilinx/Vivado/2016.1$ bin
2018-12-21 10:58:20
個圖標，我可以成功打開它以啟動一個新項目。當我下載vivado 2017.4更新1并雙解壓縮并運行安裝程序時，它會返回一條消息：“沒有有效的Xilinx安裝，可以應用此更新。”。我已卸載軟件并多次重新
2019-01-04 11:14:26
的。來獲取關于原始的 ISE 設計套件以及 Xilinx 在 Vivado 中對這些開發工具做改進的理由的討論。值得重申的是，Vivado 支持 7 系列和 Zynq-7000 以及之后的設備，但是
2021-01-08 17:07:20
Vivado中xilinx_courdic IP核(求exp指數函數)使用
2021-03-03 07:35:03
你好，我們在2016年3月購買了Xilinx-Vivado / Ise的完整版本。我的同事將我添加為“管理員”，因此我也可以創建許可證。但它沒有顯示在我的xilinx帳戶中，因此我無法生成許可證。我
2018-12-21 11:00:57
嗨，我的同事為我添加了“admin”作為許可證（Vivado / ISE-System） -2016年3月購買的產品。當我登錄Xilinx許可時，它沒有顯示出來。我收到了Xilinx發送的關于將我
2018-12-21 10:58:55
我現在運行了幾個項目我觀察到安裝了程序Xilinx ISE和Vivado的目錄高達50 GB，因為我想在運行項目期間生成的文件。我不記得一開始是不是那么多。請告訴我哪些可以刪除的“運行時”文件以及
2018-12-20 11:20:46
：/ Xilinx / Vivado Vivado Launchtime時出錯我們的錯誤（附件是錯誤信息窗口的快照）診斷：i）關于vivado版本2014.3.1和2014.4ii）重新安裝vivado次數iii）在
2020-03-25 09:00:33
本人在北京工作7年以上,非常熟悉Spartan-6, Virtex-5/Virtex-6/7 Series/UltraScale Series FPGA，從事FPGA外圍接口設計,非常熟悉SATA
2018-04-08 10:31:31
哪位大神能夠分享一下關于xilinx vivado 2013.4 的教程啊，小弟感激不敬！！！
2014-03-26 21:38:02
xilinx和altera區別分析1. 從好用來說，肯定是Xilinx的好用，不過Altera的便宜他們的特點，Xilinx的短線資源非常豐富，這樣在實現的時候，布線的成功率很高，尤其是邏輯做得比較
2012-02-28 14:40:59
請問一下Xilinx公司發布的vivado具體的作用是什么，剛剛接觸到，以前一直用quartus ii，沒有使用過ise，后來今天聽說了vivado，不知道是做什么用的，希望大家都能參與討論中，謝謝。
2015-04-15 16:51:00
是XM104板SI5368（我配置了這個模塊這樣就產生了150 MHz）。根據我的應用程序，首先啟動X0Y4，然后啟動X0Y5。SATA協議是：1）HOST和DISK之間的OOB交換2）SPEED談判
2020-06-18 08:17:13
有誰有看過謝中華編的《matlab統計分析與應用：40個案例分析》這本書啊？謝謝！
2013-02-26 15:00:42
我嘗試在VC707中做一個關于Aurora接口的原型設計。我配置Aurora IP工作1通道單工模式，我計劃將TX放在bank 119中，而將RX放在bank 118中。我按照Xilinx提供
2019-03-01 09:18:11
您好，我想下載Xilinx Vivado 2017.1但是，每次我收到以下錯誤：“由于您的帳戶導出合規性驗證失敗，我們無法滿足您的要求。”誰能幫我？提前致謝以上來自于谷歌翻譯以下為原文Hello
2018-12-27 10:41:52
早安Xilinx Communitry，我有一個關于VIVADO IP中心設計流程的問題。設計針對Xilinx fpga的數字邏輯不僅僅有一種方法。您可以使用HLS和HDL進行設計。您可以使用純
2019-03-29 09:14:55
我使用的是Xilinx的V5 FXT70T的開發板，用ISE生成的GTX，使用光纖模塊實現在自發自收，但是在光纖模塊（SFP）沒有連接的情況下利用chipscope可以觀察到有一路輸出（與輸入一致
2014-01-26 17:12:15
利用 IBERT 進行 GTX 信號眼圖測試8.5.4.1 概述Vivado中提供了1種IBERT工具用于對Xilinx FPGA芯片的高速串行收發器進行板級硬件測試。通過IBERT我們可...
2021-07-20 07:28:23
和GTX收發器的動態重新配置端口屬性，還包括通信邏輯，以允許設計在運行時通過JTAG進行訪問。
IBERT工具用于對Xilinx FPGA芯片的高速串行收發器進行板級硬件測試。通過IBERT可以獲取誤碼率
2023-06-21 11:23:12
，但現在有了Vivado，我沒有看到這樣的應用程序我希望Xilinx不要像許多其他應用程序那樣放棄這個應用程序以上來自于谷歌翻譯以下為原文Hello everyone Can I Install
2018-12-27 10:57:02
我需要設計一個Zynq（可能是Zynq-7030）主板，支持ARM處理器的SATA硬盤驅動器。我想知道是否可以用GTX收發器實現SATA控制器并將其連接到芯片中的AXI總線。是否有任何參考設計或評估板支持此功能？
2020-07-29 10:28:58
要求，需要按照可靠性工作要求開展各種各樣的可靠性設計分析工作。其實，這些可靠性工作，目的解決產品可靠性工程問題，嚴格控制和降低產品質量風險。最近，看到有一個可靠性設計分析系統PosVim，功能還比較
2017-12-08 10:47:19
你好，xilinx工程師我在KC705板上通過4x_mode GTX發送和接收數據。速度為5Gbaud，時鐘為125MHz。即使在近端環回模式下，數據也無法正常接收。有時會出現rxdisperr
2020-08-06 10:30:45
嗨，我使用的是virtex 6 XC6VLS240t FF1156 -1 borad（ML605）。我已經使用不同的gtx實現了Gen1和Gen2 sata。他們在船上工作正常。我結合了gen1
2020-06-19 13:34:36
`基于 FPAGxilinx vivado 仿真模式介紹本文介紹一下xilinx的開發軟件 vivado 的仿真模式， vivado的仿真暫分為五種仿真模式。分別為：1. run
2018-01-24 11:06:12
，pin_to_pin兼容FPGAXC7K410T-2FFG900，支持8-Lane PCIe、64bit DDR3、四路SFP+連接器、四路SATA接口、內嵌16個高速串行收發器RocketIO GTX，軟件
2015-01-28 15:48:55
基于KC705和hightech開發了SATAhost主控器；K7 GTX配置需要手動配置，vivado中沒有參考配置需要用戶參考ug476進行配置；經過長時間閱讀ug476和多次上板測試已經成功將
2013-11-03 11:00:39
嗨，我正在使用Xilinx Vivado工具對帶有MCS文件的Spansion配置閃存進行編程，并且需要以0x100（256）的偏移對其進行編程。我需要最初的256個字節來編程其他信息，并要求從地址
2020-06-09 10:28:14
你好！我試圖在xc7k355t FPGA中實例化20個GTX收發器。所有20 GTX的核心配置都相同。在實施階段發生以下錯誤：[放置30-640]放置檢查：此設計需要比目標設備中更多
2020-08-20 13:39:54
大家好，我有Xilinx Virtex 5，ML 507板。（xc5vfx70t-ff1136-1）。板載有兩個SATA主機連接器。我想制作能夠連接到我的SATA HOST IP鏈路層的SATA主機
2019-09-20 11:02:01
嵌入式控制器的輸入端口設計分析,不看肯定后悔
2021-05-31 06:19:13
xilinx.notification@entitlenow.com with the ‘get license’ links. The installation steps require Vivado Design Suite\Vivado
2018-12-19 11:21:19
您好，我一直在論壇和互聯網上搜索，以及查看UG476，我還沒有找到改變7系列GTX發射器（Kintex 7）線路速率的步驟已配置（不進行部分重新配置）。我找到的唯一指南是Virtex5 GTX
2020-07-27 10:28:44
嗨，我們有一個帶有Artix FPGA的新PCB，我們無法對其進行配置。這應該是相對簡單的，但我們無法讓Done信號斷言。這是基本的設置和信息： - Vivado 2014.4 - Atrix
2020-07-30 16:10:29
用用7系列fpga gtx ddr3實現sata通信的么？求一起交流。
2014-07-22 17:31:38
我在Digilent論壇上看到有關于學習Vivado軟件菜單基礎知識的Xilinx PDF，我在哪里可以找到PDF？此外，當我安裝Vivado時，我安裝了所有內容，我是初學者，如果我只是安裝一個簡單的Vivado菜單，那將是最好的，但我如何恢復它，這會以任何方式搞砸我的許可證？traymond
2020-04-30 09:32:35
在學校做畢業設計，被老板要求在Xilinx的FPGA上完成SATA的操作，急需SATA的HOST與DEVICE的IP核。由于可以使用部分項目經費，所以重金求購SATA IP核。在網上查了一下，有
2014-02-07 10:34:53
本帖最后由 scratdqy 于 2015-8-17 11:06 編輯
向各位大神求助GTX問題！！用xilinx的Vivado中的7 Series FPGAs Transceivers
2015-07-28 18:54:12
喜我為pcie gen1 ops配置了V6 gtx phy，并且運行良好。然而，我設置phy的方式是它使用板載100M osc。作為refclk，它使用這個100M clk進入fpga PLL來獲得
2019-04-01 13:22:15
你好，我安裝了Xilinx vivado 2015.2，我將開始為USRP x310編寫計算引擎。為此，我需要一個完整的Xilinx設計許可證。首先，我想澄清一下本網站末尾發布的許可是否合適，因為我
2020-05-06 07:58:17
datasheetug476_7Series_Transceivers.pdfpage 20它絕對表明GTH支持SATA我捕獲圖如下：在xilinx datasheetpg168-gtwizard.pdfpage 9它絕對表明GTX支持SATA 3.0在xilinx
2020-07-26 17:41:45
你好，我正在使用以下工具：Vivado 2015.4questasim64_10.4c我用這個命令編譯了模擬庫：compile_simlib -directory C：/Xilinx/Vivado
2020-07-31 11:27:52
請問ThreadX原裝任務統計分析功能怎么實現？
2021-11-30 07:23:28
親關于如何使用GTX生成PIPE接口PCIE PHY的以下主題，有沒有人有答案？https://forums.xilinx.com/t5/7-Series-FPGAs
2020-05-04 09:05:44
探討了維修性設計分析的信息需求，建立了維修性設計分析的ER 模型，在此基礎上重點討論了PLM 平臺下開展維修性設計分析活動的解決方案，主要包括四個方面：在PLM 平臺下配置維
2010-01-15 15:51:48
16 器件定義
軟件工具概述
選擇配置模式
編程/配置選項
XILINX的通用配置/編程的裝置
2010-06-22 16:24:0178 中國北京- All Programmable 技術和器件的全球領先企業賽靈思公司（Xilinx， Inc. （NASDAQ:XLNX））今天發布Vivado Design Suite2013.3版本
2013-10-29 10:29:49799 Xilinx發布Vivado Design Suite 2013.3版本，新增最新UltraFast設計方法及新一代即插即用IP和部分重配置功能，豐富設計流程，實現前所未有的IP易用性， 進一步提高設計生產力
2013-12-24 17:51:231193 本文轉載自：coldnew's blog 在透過 Vivado 去建立新的項目的時候，開發板沒有 Zybo Board 的選項可以選，我們就必須自己去設定關于 Zybo Board 的信息。幸好
2017-02-08 01:15:37363 Xilinx采用先進的 EDA 技術和方法，提供了全新的工具套件Vivado，面向未來“All-Programmable”器件。Vivado開發套件提供全新構建的SoC 增強型、以IP和系統為中心
2017-02-08 04:10:11457 很多客戶用過ISE中的MB，最近大家都開始玩7系列和VIVADO，如果依然需要MB，如何配置冷啟動呢？VIVADO和ISE在MB配置過程有一些區別的。 step如下： A. 使用SDK已經完成
2017-02-08 05:46:11382 
一年一度的 Club Vivado 用戶群大會即將在全球 9 大城市舉行。Xilinx 誠摯歡迎全球的 Vivado 用戶參與到這一免費活動中。您將有機會與 1,000 多位設計工程師同行
2017-02-08 06:04:03204 很久沒有更新vivado+zedboard系列的博客了。前面的十篇博客主要介紹了Xilinx vivado工具的使用流程，vivado+zedboard裸機開發的方法以及部分Xilinx官網的實例
2017-02-08 16:20:111058 無論此刻你是一個需要安裝Xilinx Vivado工具鏈的入門菜鳥，還是已有license過期的Vivado老鐵，今兒咱就借著這篇文章，把學習「Vivado如何獲取License」這檔子事兒給說通透咯~ 手把手教程，分三部分講述。
2018-07-03 09:54:0058889 
有哪些？
哪些SATA驅動器可在 Xilinx Zynq UltraScale+ MPSoC 器件上測試以及能完成哪些類型的測試？
Xilinx 只能為列表中標示為“Xilinx 已測試和支持”的器件提供技術支持。
2018-06-30 17:56:003744 在使用高層次綜合，創造高質量的RTL設計時，一個重要部分就是對C代碼進行優化。Vivado Hls總是試圖最小化loop和function的latency，為了實現這一點，它在loop
2017-11-16 14:44:583362 之前用serdes一直都是跑的比較低速的應用，3.125Gbps，按照官方文檔一步一步來都沒出過什么問題，這次想驗證一下K7系列GTX最高線速8Gbps，看看xilinx的FPGA是不是如官方文檔所說。
2018-03-26 14:40:0010190 時序分析在FPGA設計中是分析工程很重要的手段，時序分析的原理和相關的公式小編在這里不再介紹，這篇文章是小編在練習Vivado軟件時序分析的筆記，小編這里使用的是18.1版本的Vivado。 這次
2019-09-15 16:38:005787 
了解Vivado設計套件中的一些廣泛的設計分析功能，旨在識別可能影響性能的設計中的問題區域。
2018-11-27 07:10:004613 Xilinx GTX（12.5 Gb / s）收發器與SFP +和10G背板一起運行。
2018-11-30 06:36:009807 了解如何使用Vivado設計套件的電路板感知功能快速配置和實施針對Xilinx評估板的設計。
2018-11-26 06:03:003062 在Vivado Design Suite中，Vivado綜合能夠合成多種類型的屬性。在大多數情況下，這些屬性具有相同的語法和相同的行為。
2019-05-02 10:13:003750 從Vivado開始，配置GTX的時候，多了一個SATA協議支持，但有些小地方還需要自己另外設置。整理了一下，分享給大家。
2019-03-09 11:07:017525 
關于Vivado Dashboard的功能可閱讀這篇文章（Vivado 2018.3這個Gadget你用了嗎）Vivado 2019.1的Dashboard功能進一步增強。
2019-06-12 14:49:247677 
此次研討會為該系列的第一期，旨在深入剖析 Vivado 高速時序收斂技術。另外我們還將總結高速設計面臨的挑戰，介紹設計分析、設計向導以及設計復雜性和擁塞的分析方法。
2019-07-31 17:54:282093 IBERT（集成誤碼率測試儀）是xilinx為7系列FPGA GTX收發器設計的，用于評估和監控GTX收發器。IBERT包括在FPGA邏輯中實現的模式生成器和檢查器，以及對端口的訪問和GTX收發器的動態重新配置端口屬性，還包括通信邏輯，以允許設計在運行時通過JTAG進行訪問。
2021-05-02 22:10:005587 
Xilinx_Vivado_zynq7000入門筆記說明。
2021-04-08 11:48:0270 ServeRAID MR SAS/SATA Controller WebBIOS CU配置方法。
2021-04-16 09:32:140 PCB可制造性設計分析軟件
2021-06-18 11:25:460 華秋PCB免費設計分析軟件
2021-07-16 17:00:230 xilinx的7系列FPGA根據不同的器件類型，集成了GTP、GTX、GTH、GTZ四種串行高速收發器，可以支持多種協議如PCI Express，SATA，JESD204B等。
2022-03-01 17:17:203769 
以Xilinx Vivado設計套件中提供的FFT IP為例，簡要說明如何進行FFT IP配置和設計。
2022-07-22 10:21:271755 LOCK_PINS 是 Xilinx Vivado 做物理約束的屬性之一。用來將LUT的邏輯輸入（I0,，I1，I2...）綁定到其物理輸入pin上（A6，A5，A4...）。
2023-01-11 10:52:24768 今天推出Xilinx已發布的《Vivado使用誤區與進階》系列：用TCL定制Vivado設計實現流程。
2023-05-05 09:44:46674 
電子發燒友網站提供《為EBAZ4205創建Xilinx Vivado板文件.zip》資料免費下載
2023-06-16 11:41:021 在啟動基于K26設計的擴展板時，遇到下列錯誤。檢查硬件設計，SATA使用Lane 3，ref_clk2
2023-07-07 14:15:05905 Vivado IP核提供了強大的FIFO生成器，可以通過圖形化配置快速生成FIFO IP核。
2023-08-07 15:36:281628 
本文介紹一個FPGA開源項目：基于IBERT的GTX數據傳輸測試。IBERT是指誤碼率測試，在Vivado軟件中，IBERT 7 Series GTX IP核可用于對 Xilinx FPGA芯片
2023-08-31 11:45:301040 
電子發燒友網站提供《Vivado Design Suite用戶指南:設計分析與收斂技巧.pdf》資料免費下載
2023-09-13 15:45:230
電子發燒友App
工商網監
湘ICP備 2023018690 號
評論